亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

差錯(cuò)控制編碼

  • JPEG2000標(biāo)準(zhǔn)中算術(shù)編碼的FPGA設(shè)計(jì)與碼率控制算法的研究

    JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標(biāo)準(zhǔn),其優(yōu)良的壓縮特性使得它將具有廣泛的應(yīng)用領(lǐng)域。JPEG2000算法非常復(fù)雜,圖像編碼過(guò)程占用了大量的處理器時(shí)間開(kāi)銷(xiāo)和內(nèi)存開(kāi)銷(xiāo),因而通過(guò)對(duì)JPEG2000算法進(jìn)行優(yōu)化并采用硬件電路來(lái)實(shí)現(xiàn)JPEG2000標(biāo)準(zhǔn)的部分或全部?jī)?nèi)容,對(duì)加快編碼速度從而擴(kuò)展其應(yīng)用領(lǐng)域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容,其一是JPEG2000算術(shù)編碼器算法的研究與硬件設(shè)計(jì),其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設(shè)計(jì)。在研究算術(shù)編碼器過(guò)程中,首先研究了JPEG2000中基于上下文的MQ算術(shù)編碼器的編碼原理和編碼流程,之后采用有限狀態(tài)機(jī)和二級(jí)流水線技術(shù),并在不影響關(guān)鍵路徑的情況下通過(guò)對(duì)算術(shù)編碼步驟優(yōu)化采用硬件描述語(yǔ)言對(duì)算術(shù)編碼器進(jìn)行了設(shè)計(jì),并通過(guò)了功能仿真與綜合。實(shí)驗(yàn)證明該設(shè)計(jì)不但編碼速度快,而且流水線短,硬件設(shè)計(jì)的復(fù)雜度低且易于控制。 在研究碼率控制算法過(guò)程中,首先結(jié)合率失真理論建立了算法的數(shù)學(xué)模型,并驗(yàn)證了該算法的有效性,之后深入分析了該數(shù)學(xué)模型的實(shí)現(xiàn)流程,找出影響算法效率的關(guān)鍵路徑。在對(duì)算法優(yōu)化時(shí)采用黃金分割點(diǎn)算法代替原來(lái)的二分查找法,并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實(shí)驗(yàn)證明,采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計(jì)算效率提高了60%以上。之后,分析了率失真理論與JPEG2000中PCRD-opt算法的具體實(shí)現(xiàn),又提出了一種失真更低的比特分配方案,即按照“失真/碼長(zhǎng)”值從大到小通道編碼順序進(jìn)行編碼,通過(guò)對(duì)該算法的仿真驗(yàn)證,得出在固定碼率條件下新算法將產(chǎn)生更少的失真。

    標(biāo)簽: JPEG 2000 FPGA 標(biāo)準(zhǔn)

    上傳時(shí)間: 2013-07-13

    上傳用戶:long14578

  • JPEG2000基于位平面掃描的上下文編碼的研究和FPGA實(shí)現(xiàn)

    JPEG2000是新一代的靜態(tài)圖像壓縮標(biāo)準(zhǔn),它相比JPEG有很多新的特性,如漸進(jìn)傳輸和感興趣區(qū)域編碼等,因而它具有廣闊的應(yīng)用前景,特別是在數(shù)碼相機(jī)、PDA等便攜式設(shè)備中。 JPEG2000的核心主要包括小波變換和基于最優(yōu)化截?cái)帱c(diǎn)的嵌入式塊編碼(EBCOT)算法,其計(jì)算復(fù)雜度遠(yuǎn)遠(yuǎn)高于JPEG,完全采用軟件方案實(shí)現(xiàn)將會(huì)占用大量的處理器時(shí)間和內(nèi)存開(kāi)銷(xiāo),而且速度較慢,實(shí)時(shí)處理的能力較差。為了推廣JPEG2000在便攜式產(chǎn)品、消費(fèi)類(lèi)電子產(chǎn)品中的應(yīng)用,打開(kāi)巨大的潛在市場(chǎng),研究硬件實(shí)現(xiàn)的算法實(shí)時(shí)處理方案具有重要的應(yīng)用價(jià)值。 EBCOT算法是一個(gè)兩層的編碼引擎,其中的上下文編碼的運(yùn)算量約占到總運(yùn)算量的50%,是提高編碼速度的關(guān)鍵算法之一。由于上下文編碼大部分都是邏輯運(yùn)算,沒(méi)有復(fù)雜的數(shù)學(xué)運(yùn)算,但邏輯控制流程復(fù)雜繁瑣,對(duì)存儲(chǔ)器訪問(wèn)頻繁,采用DSP或者其他的通用處理器通過(guò)指令控制實(shí)現(xiàn)該算法,未能顯著提高編碼速度。本文采用FPGA芯片,以電路邏輯的方式來(lái)實(shí)現(xiàn)該算法并進(jìn)行優(yōu)化,在研究和分析了上下文編碼算法運(yùn)算特點(diǎn)的基礎(chǔ)上,設(shè)計(jì)了列判斷和交錯(cuò)存儲(chǔ)相結(jié)合的硬件實(shí)現(xiàn)方案,并采用硬件描述語(yǔ)言Verilog在寄存器傳輸級(jí)描述了相應(yīng)的硬件電路。通過(guò)功能仿真和邏輯綜合后,所獲得的上下文編碼模塊最大時(shí)鐘頻率為101MHz,且能在130ms內(nèi)完成對(duì)一幅512×512灰度圖像的編碼,性能比Jasper軟件中的實(shí)現(xiàn)方案提高了75%。 JPEG2000的一個(gè)重要特性是其具有漸進(jìn)傳輸?shù)哪芰Γa流組織是獲得漸進(jìn)傳輸特性的技術(shù)關(guān)鍵。碼流組織通過(guò)在輸出碼流中安排數(shù)據(jù)包的先后順序來(lái)實(shí)現(xiàn)漸進(jìn)傳輸?shù)哪康摹1疚膶?duì)JPEG2000中實(shí)現(xiàn)漸進(jìn)傳輸?shù)臋C(jī)制進(jìn)行了分析,并研究了碼流組織的算法實(shí)現(xiàn)。 為了對(duì)JPEG2000算法實(shí)現(xiàn)進(jìn)行驗(yàn)證,本文設(shè)計(jì)了基于FPGA和ARM的驗(yàn)證實(shí)驗(yàn)平臺(tái),其中FPGA主要完成算法中運(yùn)算量較大的小波變換、上下文編碼和算術(shù)編碼,而ARM處理器則完成碼流組織、數(shù)據(jù)打包以及和PC機(jī)的通信。本文在該平臺(tái)上對(duì)所設(shè)計(jì)的上下文編碼算法和碼流組織模塊的設(shè)計(jì)進(jìn)行了驗(yàn)證,實(shí)驗(yàn)結(jié)果表明本文設(shè)計(jì)的算法模塊功能正確,并在一定程度上提高了編碼速度。

    標(biāo)簽: JPEG 2000 FPGA 編碼

    上傳時(shí)間: 2013-04-24

    上傳用戶:獨(dú)孤求源

  • WCDMA系統(tǒng)功率控制與發(fā)射分集算法FPGA實(shí)現(xiàn)研究

    該文為WCDMA系統(tǒng)功率控制環(huán)路與閉環(huán)發(fā)射分集算法FPGA實(shí)現(xiàn)研究.主要內(nèi)容包括功率控制算法與閉環(huán)發(fā)射分集算法的分析與討論,在分析討論的基礎(chǔ)上進(jìn)行了FPGA實(shí)現(xiàn)方案的設(shè)計(jì)以及系統(tǒng)的實(shí)現(xiàn).另外在文中還介紹了可編程器件方面的常識(shí)、FPGA的設(shè)計(jì)流程以及同步電路設(shè)計(jì)方面的有關(guān)技術(shù).

    標(biāo)簽: WCDMA FPGA 功率控制

    上傳時(shí)間: 2013-05-18

    上傳用戶:shinnsiaolin

  • 基于FPGA的LED顯示屏同步控制系統(tǒng)的設(shè)計(jì)

    自90年代以來(lái),LED顯示屏的設(shè)計(jì)制造和應(yīng)用水平得到日益提高,LED顯示屏經(jīng)歷了從單色、雙色圖文顯示屏,到圖像顯示屏,一直到今天的全彩色視頻顯示屏的發(fā)展過(guò)程。在此發(fā)展過(guò)程中,無(wú)論在器件的性能(超高亮度LED顯示屏及藍(lán)色發(fā)光二極管等)和系統(tǒng)組成(計(jì)算機(jī)化的全動(dòng)態(tài)顯示系統(tǒng))等方面都取得了長(zhǎng)足的進(jìn)步。 LED顯示屏相比與其它的平板顯示器,有其獨(dú)特的優(yōu)越性,比如:可靠性高、使用壽命長(zhǎng)、環(huán)境適應(yīng)能力強(qiáng)、性價(jià)比高且成本低等特點(diǎn),且隨著全彩屏顯示技術(shù)的日益完善,使得LED顯示屏在許多場(chǎng)合得到廣泛的應(yīng)用。 本文詳細(xì)介紹了利用DVI接口作為視頻LED顯示屏數(shù)據(jù)源,利用查表的方法實(shí)現(xiàn)伽瑪矯正的實(shí)現(xiàn)方案和實(shí)現(xiàn)4096級(jí)灰度的LED視頻顯示屏控制系統(tǒng)的設(shè)計(jì)原理。通過(guò)對(duì)等長(zhǎng)時(shí)間實(shí)現(xiàn)4096級(jí)灰度方案的分析,得到此方案在系統(tǒng)速度和顯示屏的亮度上存在的局限,提出采用變長(zhǎng)時(shí)間和消影時(shí)間相結(jié)合的方案實(shí)現(xiàn)4096級(jí)灰度的方案及實(shí)現(xiàn),這是在提高硬件成本以獲得成本,速度和亮度的折中。在此基礎(chǔ)上,提出了用脈沖打散輸出的方法改善LED顯示屏顯示效果,并探討了低幀頻無(wú)閃爍LED全彩屏的實(shí)現(xiàn)方法;對(duì)一些可以提高LED顯示屏系統(tǒng)技術(shù)的新技術(shù)展開(kāi)討論,為今后的動(dòng)態(tài)全彩色LED顯示屏具體實(shí)現(xiàn)打下堅(jiān)實(shí)的理論基礎(chǔ)。

    標(biāo)簽: FPGA LED 顯示屏 同步控制

    上傳時(shí)間: 2013-04-24

    上傳用戶:793212294

  • 基于FPGA的PWM控制多重逆變器的設(shè)計(jì)與實(shí)現(xiàn)

    逆變器在自動(dòng)控制系統(tǒng)、電機(jī)交流調(diào)速、電力變換以及電力系統(tǒng)控制中都起著重要的作用;各系統(tǒng)對(duì)逆變器的性能需求也越來(lái)越高。PWM控制多重逆變器正是基于這些需求,實(shí)現(xiàn)可變頻、調(diào)壓、調(diào)相、低諧波、高穩(wěn)定性的解決方案。 PWM控制逆變器通過(guò)對(duì)每個(gè)脈沖寬度進(jìn)行控制,以達(dá)到控制輸出電壓和改善輸出波形的目的;多重逆變器則是把幾個(gè)矩形波逆變器的輸出組合起來(lái)起來(lái)形成階梯波,從而消除諧波;PWM控制多重逆變器綜合上述兩種技術(shù)的特點(diǎn),非常適合于應(yīng)用在對(duì)諧波、電壓輸出及穩(wěn)定性要求比較高的場(chǎng)合。電力半導(dǎo)體技術(shù)和集成電路技術(shù)的快速發(fā)展,使得多重逆變器的控制、實(shí)現(xiàn)成為可能。 本文首先分析風(fēng)力發(fā)電系統(tǒng)對(duì)逆變器的要求,從多重逆變器理論和PWM逆變器理論出發(fā),提出同步式PWM控制電壓型串聯(lián)多重逆變器系統(tǒng)解決方案。本方案也可以應(yīng)用在逆變電源、交流電機(jī)調(diào)速及電力變換領(lǐng)域中。 文中建立了一個(gè)多重逆變器的PWM控制算法模型。該算法可完成頻率、相位、幅值可調(diào)的多重逆變器的PWM控制,且能完成逆變器故障運(yùn)行下的保護(hù)與告警。并在MATLAB/SIMULINK環(huán)境下對(duì)算法模型進(jìn)行仿真與分析。 在比較了現(xiàn)有PWM發(fā)生解決方案的基礎(chǔ)上,本文提出了一個(gè)基于FPGA(可編程邏輯陣列)的多重逆變器PWM控制系統(tǒng)實(shí)現(xiàn)方案。并給出一個(gè)主要由FPGA、ADC/DAC、驅(qū)動(dòng)與保護(hù)電路、逆變器主回路及其他外圍電路構(gòu)成的多重逆變器系統(tǒng)解決方案。實(shí)驗(yàn)結(jié)果表明,此方案系統(tǒng)結(jié)構(gòu)簡(jiǎn)單、可行,很好完成上述多重逆變器的PWM控制算法。

    標(biāo)簽: FPGA PWM 控制 多重

    上傳時(shí)間: 2013-06-28

    上傳用戶:wmwai1314

  • 基于FPGA的彩色等離子體顯示器信號(hào)處理與控制電路設(shè)計(jì)

    彩色等離子體顯示器是利用惰性氣體放電發(fā)光進(jìn)行顯示的平板顯示器,它具有厚度薄、重量輕、大平面、大視角、響應(yīng)快、無(wú)電磁輻射等優(yōu)點(diǎn)。由于我國(guó)PDP產(chǎn)業(yè)起步較晚,所以研制具有我國(guó)自主知識(shí)產(chǎn)權(quán)的PDP整體驅(qū)動(dòng)電路,搶占彩電市場(chǎng)具有深遠(yuǎn)的意義。本文介紹了等離子體顯示器的工作原理和基于ALTERA公司的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的電路設(shè)計(jì)方法,通過(guò)研究PDP的工作原理、顯示屏的結(jié)構(gòu)和AC型PDP所采用的尋址和顯示分離(ADS)型子場(chǎng)技術(shù),提出了一種基于FPGA的信號(hào)處理與控制電路設(shè)計(jì)方案。最后還對(duì)等離子體顯示器在改進(jìn)顯示屏物理工藝結(jié)構(gòu)、驅(qū)動(dòng)電路技術(shù)以及市場(chǎng)走向方面,進(jìn)行了初步探討。

    標(biāo)簽: FPGA 彩色 信號(hào)處理 等離子體

    上傳時(shí)間: 2013-05-20

    上傳用戶:zhengxueliang

  • 基于單片機(jī)控制的步進(jìn)電機(jī)調(diào)速系統(tǒng)的設(shè)計(jì)

    步進(jìn)電機(jī)是將電脈沖信號(hào)變換成角位移或直線位移的執(zhí)行部件。步進(jìn)電機(jī)可以直接用數(shù)字信號(hào)驅(qū)動(dòng),使用非常方便。一般電動(dòng)機(jī)都是連續(xù)轉(zhuǎn)動(dòng)的,而步進(jìn)電動(dòng)機(jī)則有定位和運(yùn)轉(zhuǎn)兩種基本狀態(tài),當(dāng)有脈沖輸入時(shí)步進(jìn)電動(dòng)機(jī)一步一步地轉(zhuǎn)動(dòng),每給它一個(gè)脈沖信號(hào),它就轉(zhuǎn)過(guò)一定的角度。步進(jìn)電動(dòng)機(jī)的角位移量和輸入脈沖的個(gè)數(shù)嚴(yán)格成正比,在時(shí)間上與輸入脈沖同步,因此只要控制輸入脈沖的數(shù)量、頻率及電動(dòng)機(jī)繞組通電的相序,便可獲得所需的轉(zhuǎn)角、轉(zhuǎn)速及轉(zhuǎn)動(dòng)方向。在沒(méi)有脈沖輸入時(shí),在繞組電源的激勵(lì)下氣隙磁場(chǎng)能使轉(zhuǎn)子保持原有位置處于定位狀態(tài)。因此非常適合于單片機(jī)控制。步進(jìn)電機(jī)還具有快速啟動(dòng)、精確步進(jìn)和定位等特點(diǎn),因而在數(shù)控機(jī)床,繪圖儀,打印機(jī)以及光學(xué)儀器中得到廣泛的應(yīng)用。步進(jìn)電動(dòng)機(jī)已成為除直流電動(dòng)機(jī)和交流電動(dòng)機(jī)以外的第三類(lèi)電動(dòng)機(jī)。傳統(tǒng)電動(dòng)機(jī)作為機(jī)電能量轉(zhuǎn)換裝置,在人類(lèi)的生產(chǎn)和生活進(jìn)入電氣化過(guò)程中起著關(guān)鍵的作用。步進(jìn)電機(jī)可以作為一種控制用的特種電機(jī),利用其沒(méi)有積累誤差(精度為100%)的特點(diǎn),廣泛應(yīng)用于各種開(kāi)環(huán)控制。

    標(biāo)簽: 單片機(jī)控制 步進(jìn)電機(jī) 調(diào)速系統(tǒng)

    上傳時(shí)間: 2013-04-24

    上傳用戶:3到15

  • 高速并行信號(hào)處理板數(shù)據(jù)接口與控制的FPGA設(shè)計(jì)

    隨著信息社會(huì)的發(fā)展,人們要處理的各種信息總量變得越來(lái)越大,尤其在處理大數(shù)據(jù)量與實(shí)時(shí)處理數(shù)據(jù)方面,對(duì)處理設(shè)備的要求是非常高的。為滿足這些要求,實(shí)時(shí)快速的各種CPU、處理板應(yīng)運(yùn)而生。這類(lèi)CPU與板卡處理數(shù)據(jù)速度快,效率高,并且不斷的完善與發(fā)展。此類(lèi)板卡要求與外部設(shè)備通訊,同時(shí)也要進(jìn)行內(nèi)部的數(shù)據(jù)交換,于是板卡的接口設(shè)備調(diào)試與內(nèi)部數(shù)據(jù)交換也成為必須要完成的工作。本文所作的工作正是基于一種高速通用信號(hào)處理板的外部接口和內(nèi)部數(shù)據(jù)通道的設(shè)計(jì)。 本文首先介紹了通用信號(hào)處理板的應(yīng)用開(kāi)發(fā)背景,包括此類(lèi)板卡使用的處理芯片、板上設(shè)備、發(fā)展概況以及和外部相連的各種總線概況,同時(shí)說(shuō)明了本人所作的主要工作。 其次,介紹了PCI接口的有關(guān)規(guī)范,給出了通用信號(hào)處理板與CPCI的J1口的設(shè)計(jì)時(shí)序;介紹了DDR存儲(chǔ)器的概況、電平標(biāo)準(zhǔn)以及功能寄存器,并給出了與DDR.存儲(chǔ)器接口的設(shè)計(jì)時(shí)序;介紹了片上主要數(shù)據(jù)處理器件TS-202的有關(guān)概況,設(shè)計(jì)了板卡與DSP的接口時(shí)序。 再次,介紹了Altera公司FPGA的程序設(shè)計(jì)流程,并使用VHDL語(yǔ)言編程完成各個(gè)模塊之間的數(shù)據(jù)傳遞,并重點(diǎn)介紹了DDR控制核的編寫(xiě)。 再次,介紹了WDM驅(qū)動(dòng)程序的結(jié)構(gòu),程序設(shè)計(jì)方法等。 最后,通過(guò)從工控機(jī)向通用信號(hào)處理板寫(xiě)連續(xù)遞增的數(shù)據(jù)驗(yàn)證了整個(gè)系統(tǒng)已經(jīng)正常工作。實(shí)現(xiàn)了信號(hào)處理板內(nèi)部數(shù)據(jù)通道設(shè)計(jì)以及與外部接口的通訊;并且還提到了對(duì)此設(shè)計(jì)以后地完善與發(fā)展。 本文所作的工作如下: 1、設(shè)計(jì)完成了處理板各接口時(shí)序,使處理板可以從接口接受/發(fā)送數(shù)據(jù)。 2、完成了FPGA內(nèi)部的數(shù)據(jù)通道的設(shè)計(jì),使數(shù)據(jù)可以從CPCI準(zhǔn)確的傳送到DSP進(jìn)行處理,并編寫(xiě)了DSP的測(cè)試程序。 3、完成了DDR SDRAM控制核的VHDL程序編寫(xiě)。 4、完成了PCI驅(qū)動(dòng)程序的編寫(xiě)。

    標(biāo)簽: FPGA 高速并行 信號(hào)處理板 數(shù)據(jù)接口

    上傳時(shí)間: 2013-06-30

    上傳用戶:唐僧他不信佛

  • PID調(diào)節(jié)控制作電極速度控制

    闡述如何使用PID算法進(jìn)行變頻控制,通過(guò)方程確定輸入電機(jī)的電壓和頻率,達(dá)到安全控制電機(jī)速度的目的

    標(biāo)簽: PID 調(diào)節(jié)控制 電極 速度控制

    上傳時(shí)間: 2013-05-24

    上傳用戶:jacking

  • 變頻器矢量控制及PID控制

    變頻器矢量控制及PID控制變頻器矢量控制及PID控制

    標(biāo)簽: PID 變頻器 矢量控制 控制

    上傳時(shí)間: 2013-04-24

    上傳用戶:dyy618

主站蜘蛛池模板: 韶关市| 阳春市| 嘉善县| 广汉市| 大兴区| 吉林省| 潞城市| 合水县| 晴隆县| 彭阳县| 甘孜县| 东光县| 手机| 昌邑市| 玛纳斯县| 宝兴县| 泽州县| 海盐县| 闸北区| 昆山市| 延边| 突泉县| 安岳县| 清丰县| 礼泉县| 绥阳县| 临高县| 高淳县| 仲巴县| 凭祥市| 阿城市| 北京市| 武城县| 龙南县| 西乡县| 白河县| 贵州省| 苏州市| 永城市| 手机| 鸡泽县|