<pre id="wqeue"></pre>
基于DSP的fangbo.asm 利用定時器Timer0在XF腳產(chǎn)生周期1s的的方波 此程序采用100Mhz的時鐘頻率，產(chǎn)生的方波
標簽： fangbo Timer0 DSP 100
上傳時間： 2014-01-13
上傳用戶：shus521
正弦波數(shù)據(jù)產(chǎn)生器， 升級版本，用ＶＣ＋＋編寫
標簽： 正弦波 數(shù)據(jù) 產(chǎn)生器
上傳時間： 2015-08-11
上傳用戶：gmh1314
使用定時器產(chǎn)生PWM波，可配合L298N用來驅(qū)動普通直流電機。適用于51單片機
標簽： PWM 定時器
上傳時間： 2015-08-31
上傳用戶：wangzhen1990
此源程序用于在PC104工控板上實現(xiàn)峰鳴器的聲音驅(qū)動.
標簽： 104 PC 源程序 工控板
上傳時間： 2013-12-17
上傳用戶：redmoons
使用VHDL設計一個適用於ETSI OFDM的時間和頻率同步處理器
標簽： VHDL ETSI OFDM
上傳時間： 2015-09-21
上傳用戶：luke5347
用verilog設計密勒解碼器 一、題目： 設計一個密勒解碼器電路 二、輸入信號： 1． DIN：輸入數(shù)據(jù) 2． CLK：頻率為2MHz的方波，占空比為50％ 3． RESET：復位信號，低有效 三、輸入信號說明： 輸入數(shù)據(jù)為串行改進密勒碼，每個碼元持續(xù)時間為8μs，即16個CLK時鐘；數(shù)據(jù)流是由A、B、C三種信號組成； A：前8個時鐘保持“1”，接著5個時鐘變?yōu)椤?”，最后3個時鐘為“1”。 B：在整個碼元持續(xù)時間內(nèi)都沒有出現(xiàn)“0”，即連續(xù)16個時鐘保持“1”。 C：前5個時鐘保持“0”，后面11個時鐘保持“1”。 改進密勒碼編碼規(guī)則如下： 如果碼元為邏輯“1”，用A信號表示。 如果碼元為邏輯“0”，用B信號表示，但以下兩種特例除外：如果出現(xiàn)兩個以上連“0”，則從第二個“0”起用C信號表示；如果在“通信起始位”之后第一位就是“0”，則用C信號表示，以下類推； “通信起始位”，用C信號表示； “通信結(jié)束位”，用“0”及緊隨其后的B信號表示。 “無數(shù)據(jù)”，用連續(xù)的B信號表示。
標簽： verilog 2MHz DIN CLK
上傳時間： 2013-12-02
上傳用戶：wang0123456789
dsp實驗測試程序,包括指令實驗、存儲器、串口、同步串口、步進電機、硬件中斷、定時器、交通燈、直流電機、濾波器、正弦波發(fā)生器、語音錄放、EXAM_C、顯示屏
標簽： EXAM_C dsp 實驗 串口
上傳時間： 2015-09-26
上傳用戶：水口鴻勝電器
蜂鳴器實驗 向蜂鳴器發(fā)送一定頻率的方波可以使蜂鳴器發(fā)出相應的音調(diào)，該實驗通過設計一個狀 態(tài)機和分頻器使蜂鳴器發(fā)出“多來咪發(fā)梭拉西多”的音調(diào)。
標簽： 蜂鳴器 實驗 發(fā)送 定頻
上傳時間： 2013-12-25
上傳用戶：athjac
弦波產(chǎn)生+七段顯示器顯示目前該弦波點之數(shù)值
標簽： 弦波
上傳時間： 2015-10-26
上傳用戶：xiaodu1124
這是用tlc5620產(chǎn)生正弦波的程序(本人編寫,調(diào)試通過),附加VB環(huán)境下的正弦波數(shù)據(jù)產(chǎn)生器(下載資料)
標簽： 5620 tlc 正弦波 數(shù)據(jù)
上傳時間： 2015-11-29
上傳用戶：杜瑩12345
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
