91成人观看,亚洲区中文字幕,久久精品欧美日韩

工藝設(shè)計(jì)

TC&MSC高階函式庫設計技術, 如何在DOS下作出圖形介面的程式, 備有豐富的程式庫.

TC&MSC高階函式庫設計技術, 如何在DOS下作出圖形介面的程式, 備有豐富的程式庫.

標簽： MSC DOS 程式 TC

上傳時間： 2014-01-21

上傳用戶：lijinchuan
這一篇論文的標題為「適應性BIC-MIMO-OFDM系統(tǒng)的性能分析和接收器設計」是2007發(fā)表的

這一篇論文的標題為「適應性BIC-MIMO-OFDM系統(tǒng)的性能分析和接收器設計」是2007發(fā)表的

標簽： BIC-MIMO-OFDM 2007 系統(tǒng) 性能分析

上傳時間： 2016-01-14

上傳用戶：BIBI
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計這段程式碼主要是把資料儲存到config.txt這個檔案中

需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計這段程式碼主要是把資料儲存到config.txt這個檔案中，我們將資料以 \n[_config_]\n 來作區(qū)隔，以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。

標簽： Python Constructor config 2.3

上傳時間： 2014-01-17

上傳用戶：zhenyushaw
將Verilog設計轉成VHDL設計的程式

將Verilog設計轉成VHDL設計的程式

標簽： Verilog VHDL 程式

上傳時間： 2016-01-18

上傳用戶：lifangyuan12
將VHDL設計轉換成Verilog設計的程式

將VHDL設計轉換成Verilog設計的程式

標簽： Verilog VHDL 程式

上傳時間： 2016-01-18

上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼

JPEG的硬體設計採用的是VHDL設計,有源碼

標簽： JPEG VHDL 有源

上傳時間： 2016-01-18

上傳用戶：agent
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)

使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)

標簽： WiMax FPGA OFDM VHDL

上傳時間： 2016-01-22

上傳用戶：zhuyibin
一個簡單的游戲設計...好好玩的

一個簡單的游戲設計...好好玩的

標簽：

上傳時間： 2013-12-31

上傳用戶：edisonfather
倒數(shù)計時器提供時間到關機的功能可自由設定是否關機或者提供警示

倒數(shù)計時器提供時間到關機的功能可自由設定是否關機或者提供警示

標簽：

上傳時間： 2016-02-02

上傳用戶：lepoke
這是一個修改Oreilly Java 網(wǎng)路程式設計範例的程式主要是將裡面的一個小程式加上視窗管理者介面方便使用使用環(huán)境：需有JRE的環(huán)境 path需有指到JAVA_HOME下bin/

這是一個修改Oreilly Java 網(wǎng)路程式設計範例的程式主要是將裡面的一個小程式加上視窗管理者介面方便使用使用環(huán)境：需有JRE的環(huán)境 path需有指到JAVA_HOME下bin/ 如環(huán)境設定OK，在windows直接點選執(zhí)行即可如在其他OS(unix-like) java -jar nsLookUp.jar

標簽： JAVA_HOME Oreilly Java path

上傳時間： 2014-01-15

上傳用戶：1966640071

主站蜘蛛池模板：武清区| 玉山县| 辽阳县| 金湖县| 磐石市| 丁青县| 灵山县| 方山县| 天门市| 改则县| 深州市| 高淳县| 诏安县| 建阳市| 乌苏市| 平凉市| 广东省| 南和县| 怀仁县| 嘉鱼县| 辉南县| 井冈山市| 玉溪市| 东丰县| 彰武县| 北票市| 句容市| 永丰县| 库尔勒市| 汪清县| 萍乡市| 佛学| 台安县| 仁布县| 青河县| 西贡区| 全南县| 吉木乃县| 铜山县| 江津市| 密云县|