這是網(wǎng)名為Rein Lee寫的一篇在PROTEUS中使用ARM處理器及uC/OS-II移植理解，里面還包括移植的源代碼，以及在PROTEUS上建的工程文件，已調(diào)試好，可以運行仿真。對于理解uC/OS-II在ARM上的移植還是很有幫助的！\r\n
上傳時間： 2013-09-21
上傳用戶：AISINI005
Keil 51和Proteus仿真LED,串口實例\r\n\r\n6個共陰極LED,還可仿真串口通訊,自己項目中的代碼,吐血共享\r\n\r\n使用方法:\r\n1、用proteus打開ddb_stc51.DSN\r\n2、用keil打開ddb_stc51目錄下的ddb_stc51.Uv2工程\r\n3、在keil中運行調(diào)試即可在proteus中查看調(diào)試結(jié)果，\r\n 串口仿真結(jié)果要用虛擬串口互聯(lián)查看結(jié)果。\r\n
上傳時間： 2013-09-24
上傳用戶：sardinescn
EDA工程建模及其管理方法研究2 1 隨著微電子技術與計算機技術的日益成熟，電子設計自動化(EDA)技術在電子產(chǎn)品與集成電路 (IC)芯片特別是單片集成(SoC)芯片的設計應用中顯得越來越重要。EDA技術采用“自上至下”的設計思想，允許設計人員能夠從系統(tǒng)功能級或電路功能級進行產(chǎn)品或芯片的設計，有利于產(chǎn)品在系統(tǒng)功能上的綜合優(yōu)化，從而提高了電子設計項目的協(xié)作開發(fā)效率，降低新產(chǎn)品的研發(fā)成本。 近十年來，EDA電路設計技術和工程管理方面的發(fā)展主要呈現(xiàn)出兩個趨勢： (1) 電路的集成水平已經(jīng)進入了深亞微米的階段，其復雜程度以每年58％的幅度迅速增加，芯片設計的抽象層次越來越高，而產(chǎn)品的研發(fā)時限卻不斷縮短。 (2) IC芯片的開發(fā)過程也日趨復雜。從前期的整體設計、功能分，到具體的邏輯綜合、仿真測試，直至后期的電路封裝、排版布線，都需要反復的驗證和修改，單靠個人力量無法完成。IC芯片的開發(fā)已經(jīng)實行多人分組協(xié)作。由此可見，如何提高設計的抽象層次，在較短時間內(nèi)設計出較高性能的芯片，如何改進EDA工程管理，保證芯片在多組協(xié)作設計下的兼容性和穩(wěn)定性，已經(jīng)成為當前EDA工程中最受關注的問題。
上傳時間： 2013-11-10
上傳用戶：yan2267246
雪崩光電二極管 (APD) 接收器模塊在光纖通信繫統(tǒng)中被廣泛地使用。APD 模塊包含 APD 和一個信號調(diào)理放大器，但並不是完全獨立。它仍舊需要重要的支持電路，包括一個高電壓、低噪聲電源和一個用於指示信號強度的精準電流監(jiān)視器
上傳時間： 2013-11-22
上傳用戶：zhangyigenius
用于定量表示ADC動態(tài)性能的常用指標有六個，分別是：SINAD(信納比)、ENOB(有效位 數(shù))、SNR(信噪比)、THD(總諧波失真)、THD + N(總諧波失真加噪聲)和SFDR(無雜散動態(tài) 范圍)
上傳時間： 2014-01-22
上傳用戶：魚哥哥你好
基于N溝道MOS管H橋驅(qū)動電路設計與制作
上傳時間： 2014-08-01
上傳用戶：1109003457
電磁閥設計中電磁力的工程計算方法
上傳時間： 2013-11-21
上傳用戶：二驅(qū)蚊器
計數(shù)器是一種重要的時序邏輯電路，廣泛應用于各類數(shù)字系統(tǒng)中。介紹以集成計數(shù)器74LS161和74LS160為基礎，用歸零法設計N進制計數(shù)器的原理與步驟。用此方法設計了3種36進制計數(shù)器，并用Multisim10軟件進行仿真。計算機仿真結(jié)果表明設計的計數(shù)器實現(xiàn)了36進制計數(shù)的功能。基于集成計數(shù)器的N進制計數(shù)器設計方法簡單、可行，運用Multisim 10進行電子電路設計和仿真具有省時、低成本、高效率的優(yōu)越性。
標簽： 歸零法 N進制計數(shù)器原
上傳時間： 2013-10-11
上傳用戶：gtzj
在理論模型的基礎上探討了電子勢壘的形狀以及勢壘形狀隨外加電壓的變化, 并進行定量計算, 得出隧穿電壓隨雜質(zhì)摻雜濃度的變化規(guī)律。所得結(jié)論與硅、鍺p-n 結(jié)實驗數(shù)據(jù)相吻合, 證明了所建立的理論模型在定量 研究p-n 結(jié)的隧道擊穿中的合理性與實用性。該理論模型對研究一般材料或器件的隧道擊穿具有重要的借鑒意義。
上傳時間： 2013-10-31
上傳用戶：summery
一、PCB設計團隊的組建建議 二、高性能PCB設計的硬件必備基礎三、高性能PCB設計面臨的挑戰(zhàn)和工程實現(xiàn) 1.研發(fā)周期的挑戰(zhàn) 2.成本的挑戰(zhàn) 3.高速的挑戰(zhàn) 4.高密的挑戰(zhàn) 5.電源、地噪聲的挑戰(zhàn) 6.EMC的挑戰(zhàn) 7.DFM的挑戰(zhàn)四、工欲善其事，必先利其器摘要：本文以IT行業(yè)的高性能的PCB設計為主線，結(jié)合Cadence在高速PCB設計方面的強大功能，全面剖析高性能PCB設計的工程實現(xiàn)。正文：電子產(chǎn)業(yè)在摩爾定律的驅(qū)動下，產(chǎn)品的功能越來越強，集成度越來越高、信號的速率越來越快，產(chǎn)品的研發(fā)周期也越來越短，PCB的設計也隨之進入了高速PCB設計時代。PCB不再僅僅是完成互連功能的載體，而是作為所有電子產(chǎn)品中一個極為重要的部件。本文從高性能PCB設計的工程實現(xiàn)的角度，全面剖析IT行業(yè)高性能PCB設計的方方面面。實現(xiàn)高性能的PCB設計首先要有一支高素質(zhì)的PCB設計團隊。一、PCB設計團隊的組建建議自從PCB設計進入高速時代，原理圖、PCB設計由硬件工程師全權(quán)負責的做法就一去不復返了,專職的PCB工程師也就應運而生。
標簽： PCB 性能 工程實現(xiàn)
上傳時間： 2013-11-23
上傳用戶：talenthn
