亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

工作流管理聯(lián)盟

  • 基于ARMLinux的流媒體網(wǎng)絡(luò)廣播平臺(tái)設(shè)計(jì)

    論文的工作是基于“流媒體網(wǎng)絡(luò)廣播系統(tǒng)”項(xiàng)目。在調(diào)研和消化多套國(guó)內(nèi)外相關(guān)實(shí)驗(yàn)平臺(tái)系統(tǒng)的基礎(chǔ)上,研究開發(fā)了基于ARM9處理器和嵌入式Linux操作系統(tǒng)的多功能實(shí)時(shí)計(jì)算機(jī)處理系統(tǒng),并且根據(jù)實(shí)際需要構(gòu)建了此系統(tǒng)的軟硬件平臺(tái)。流媒體網(wǎng)絡(luò)廣播系統(tǒng)是當(dāng)前IT領(lǐng)域比較熱門的前沿技術(shù),正是因?yàn)檫@前沿技術(shù)使得實(shí)際構(gòu)建出的系統(tǒng)功能強(qiáng)大、體積小、成本低、具有相當(dāng)強(qiáng)的可擴(kuò)展性,完全能夠取代當(dāng)前傳統(tǒng)廣播系統(tǒng)中廣泛采用的模擬信號(hào)傳輸方式,同時(shí)也更好解決了以往這種結(jié)構(gòu)帶來的價(jià)格昂貴、體積龐大、系統(tǒng)利用率低等諸多劣勢(shì)。 本文設(shè)計(jì)開發(fā)了基于AMR-Linux的流媒體網(wǎng)絡(luò)廣播平臺(tái),該系統(tǒng)基于SamsLlmgS3C2410處理器,采用嵌入式ARM-Linux操作系統(tǒng),通過HTTP協(xié)議傳輸流媒體,利用MP3標(biāo)準(zhǔn)實(shí)現(xiàn)對(duì)音頻的解碼,從而支持流媒體網(wǎng)絡(luò)廣播功能。本論文設(shè)計(jì)了系統(tǒng)的軟件部分,包括底層軟件BootLoader、ARM-Linux操作系統(tǒng)、根文件系統(tǒng)、網(wǎng)卡的驅(qū)動(dòng)程序等并提出了下一步工作的建議和設(shè)想。 基于ARM-Linux系統(tǒng)的軟件設(shè)計(jì)方法是本論文的重點(diǎn)和難點(diǎn),也是論文的核心內(nèi)容。流媒體網(wǎng)絡(luò)廣播系統(tǒng)已經(jīng)經(jīng)過測(cè)試,實(shí)際的應(yīng)用效果表明該系統(tǒng)是可行的也是可靠的,同傳統(tǒng)的廣播系統(tǒng)相比,體現(xiàn)出了明顯的優(yōu)勢(shì)。

    標(biāo)簽: ARMLinux 流媒體 平臺(tái)設(shè)計(jì) 網(wǎng)絡(luò)廣播

    上傳時(shí)間: 2013-05-29

    上傳用戶:zhenyushaw

  • FPGA在飛機(jī)音頻管理組件測(cè)試系統(tǒng)中的應(yīng)用研究

    音頻管理組件(Audio Management Unit,AMU)是先進(jìn)客艙娛樂與服務(wù)系統(tǒng)(Advanced Cabin Entertainment Service System,ACESS)的組成部分,應(yīng)用于飛機(jī)上音頻資源的管理與控制。飛機(jī)運(yùn)營(yíng)對(duì)航空機(jī)載電子系統(tǒng)準(zhǔn)確性、復(fù)雜性和安全性的高要求,使得其維修維護(hù)工作極大地依賴于自動(dòng)測(cè)試設(shè)備(Automatic Testing Equipment,ATE)。本課題來源于實(shí)際工程項(xiàng)目, FPGA技術(shù)具備多種優(yōu)點(diǎn),將其與民航測(cè)試設(shè)備結(jié)合研制一個(gè)用于檢測(cè)AMU故障的自動(dòng)測(cè)試系統(tǒng),該系統(tǒng)將對(duì)AMU自動(dòng)完成部件維修手冊(cè)(Comvonent Maintenance Manual,CMM)所規(guī)定的全部功能、性能方面的綜合測(cè)試。 本文首先概述音頻管理組件、自動(dòng)測(cè)試系統(tǒng)及其在民航領(lǐng)域的應(yīng)用,并闡述了課題的背景、研究目標(biāo)和相關(guān)技術(shù)要求;文章對(duì)可編程邏輯器件CPLD/FPGA的結(jié)構(gòu)原理、硬件描述語言VHDL的特點(diǎn)以及MAXL+plusⅡ軟件的設(shè)計(jì)流程進(jìn)行了說明,重點(diǎn)闡述了基于FPGA的DDS信號(hào)發(fā)生器以及數(shù)據(jù)采集卡的設(shè)計(jì)實(shí)現(xiàn)、并著重闡述了ARINC429總線的傳輸規(guī)范,和基于FPGA的ARINC429總線接口的設(shè)計(jì)與實(shí)現(xiàn)。在ARINC429接口設(shè)計(jì)中采用自頂向下,多層次系統(tǒng)設(shè)計(jì)的方法,用VHDL語言進(jìn)行描述。在發(fā)送器中利用了FPGA內(nèi)部的分布式RAM創(chuàng)建異步FIFO,節(jié)約了FPGA的內(nèi)部資源和提高了數(shù)據(jù)傳輸速度;在接收器中采用了提高抗干擾性的優(yōu)化設(shè)計(jì)。測(cè)試結(jié)果表明基于FPGA的設(shè)計(jì)實(shí)現(xiàn)ARINC429總線數(shù)據(jù)通信的要求,使用方便,可靠性好,能夠克服HS-3282芯片中的數(shù)據(jù)格式固定,使用不夠靈活方便,價(jià)格昂貴的缺點(diǎn)。

    標(biāo)簽: FPGA 飛機(jī) 音頻 測(cè)試系統(tǒng)

    上傳時(shí)間: 2013-08-06

    上傳用戶:gzming

  • HDTV碼流發(fā)生器內(nèi)置信源解碼板和基于FPGA的顯示器測(cè)試信號(hào)發(fā)生器的研究

    該論文的工作主要分為兩部分,第一部分是介紹與數(shù)字高清晰度電視(HDTV)碼流發(fā)生器配套的信源解碼板的設(shè)計(jì)與實(shí)現(xiàn).信源解碼板是整個(gè)碼流發(fā)生器的重要組成部分,該論文在介紹相關(guān)標(biāo)準(zhǔn)MPEG-2和AC-3以及整個(gè)碼流發(fā)生器功能的基礎(chǔ)上提出了用ST公司的芯片組實(shí)現(xiàn)HDTV信源解碼板的設(shè)計(jì)方案.論文詳細(xì)分析了各個(gè)功能模塊的具體設(shè)計(jì)方法以及實(shí)現(xiàn)時(shí)應(yīng)注意的問題.目前該課題已經(jīng)成功結(jié)題,各項(xiàng)技術(shù)指標(biāo)完全符合合作單位的要求.該論文的第二部分主要是進(jìn)行基于FPGA的顯示器測(cè)試信號(hào)發(fā)生器的研究與開發(fā).在對(duì)測(cè)試信號(hào)發(fā)生器所需產(chǎn)生的13種測(cè)試圖案和所要適應(yīng)的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測(cè)試信號(hào)發(fā)生器的設(shè)計(jì)方案.該論文詳細(xì)討論了FPGA設(shè)計(jì)中各個(gè)功能模塊的劃分和設(shè)計(jì)實(shí)現(xiàn)方法,并介紹了對(duì)FLEX10K50進(jìn)行配置的方法.

    標(biāo)簽: HDTV FPGA 碼流 發(fā)生器

    上傳時(shí)間: 2013-04-24

    上傳用戶:yoleeson

  • 64位MIPS微處理器的模塊設(shè)計(jì)和FPGA驗(yàn)證

      作為嵌入式系統(tǒng)核心的微處理器,是SOC不可或缺的“心臟”,微處理器的性能直接影響著整個(gè)SOC的性能。  與國(guó)際先進(jìn)技術(shù)相比,我國(guó)在這一領(lǐng)域的研究和開發(fā)工作還相當(dāng)落后,這直接影響到我國(guó)信息產(chǎn)業(yè)的發(fā)展。本著趕超國(guó)外先進(jìn)技術(shù),填補(bǔ)我國(guó)在該領(lǐng)域的空白以擺脫受制于國(guó)外的目的,我國(guó)很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過幾年的探索,已經(jīng)有多種自主知識(shí)產(chǎn)權(quán)的處理器芯片完成了設(shè)計(jì)驗(yàn)證并逐漸進(jìn)入市場(chǎng)化階段。我國(guó)已結(jié)束無“芯”的歷史,并向設(shè)計(jì)出更高性能處理器的目標(biāo)邁進(jìn)。  艾科創(chuàng)新微電子公司的VEGA處理器,是公司憑借自己的技術(shù)力量和科研水平設(shè)計(jì)出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架,采用五級(jí)流水線的設(shè)計(jì),并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計(jì)過程中采用自上而下的方法,根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運(yùn)算、內(nèi)存管理、流水線控制和cache控制等幾個(gè)功能塊,使得我們?cè)谠O(shè)計(jì)中能夠按照其功能和時(shí)序要求進(jìn)行。  本文的首先介紹了MIPS微處理器的特點(diǎn),通過對(duì)MIPS指令集和其五級(jí)流水線結(jié)構(gòu)的介紹使得對(duì)VEGA的設(shè)計(jì)有了一個(gè)直觀的認(rèn)識(shí)。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器,文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù),將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部?jī)蓚€(gè)翻譯后援緩沖(TLB)的設(shè)計(jì)作為重點(diǎn)給出了流水線處理器設(shè)計(jì)的方法。結(jié)束總體設(shè)計(jì)并完成仿真后,并不能代表設(shè)計(jì)的正確性,它還需要我們?cè)趯?shí)際的硬件平臺(tái)上進(jìn)行驗(yàn)證。作為論文的又一重點(diǎn)內(nèi)容,介紹了我們?cè)赩EGA驗(yàn)證過程中使用到的FPGA的主要配置單元,F(xiàn)PGA的設(shè)計(jì)流程。VEGA的FPGA平臺(tái)是一完整的計(jì)算機(jī)系統(tǒng),我們利用在線調(diào)試軟件XilinxChipscope對(duì)其進(jìn)行了在線調(diào)試,修正其錯(cuò)誤。  經(jīng)過模塊設(shè)計(jì)到最后的FPGA驗(yàn)證,VEGA完成了其邏輯設(shè)計(jì),經(jīng)過綜合和布局布線等后端流程,VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率,可在其平臺(tái)上運(yùn)行Windows-CE和Linux嵌入式操作系統(tǒng),達(dá)到了預(yù)計(jì)的設(shè)計(jì)要求。  

    標(biāo)簽: MIPS FPGA 微處理器 模塊設(shè)計(jì)

    上傳時(shí)間: 2013-07-07

    上傳用戶:標(biāo)點(diǎn)符號(hào)

  • MPEG2圖像加密的FPGA實(shí)現(xiàn)

    本論文討論的是如何對(duì)符合DVB-T標(biāo)準(zhǔn)的數(shù)字圖像無線監(jiān)控系統(tǒng)中的MPEG2圖像實(shí)現(xiàn)底層硬件的實(shí)時(shí)加/解密.數(shù)字圖像無線監(jiān)控系統(tǒng)是某公司研發(fā)的符合DVB-T標(biāo)準(zhǔn)的實(shí)時(shí)圖像語音無線傳輸系統(tǒng),通過對(duì)實(shí)時(shí)采集的圖像等信息的發(fā)射與接收實(shí)現(xiàn)對(duì)遠(yuǎn)程現(xiàn)場(chǎng)的無線監(jiān)控.為了保證圖像數(shù)據(jù)在傳輸中的保密性,設(shè)計(jì)了基于FPGA的實(shí)時(shí)MPEG2圖像加/解密系統(tǒng).該系統(tǒng)由加/解密算法模塊和密鑰管理模塊組成.加/解密算法模塊完成發(fā)射機(jī)及接收機(jī)中的實(shí)時(shí)數(shù)據(jù)流的加/解密,該模塊是基于FPGA的,采用美國(guó)國(guó)家標(biāo)準(zhǔn)DES(Dara Encryption Standard)算法,實(shí)現(xiàn)了對(duì)MPEG2 TS流的硬件加/解密.密鑰管理模塊完成加/解密模塊的密鑰產(chǎn)生、管理、控制、輸入等功能.本論文首先介紹了密碼學(xué)的基本知識(shí)及幾種典型的加密體制和算法.接著介紹了DVB-T數(shù)字廣播標(biāo)準(zhǔn)和數(shù)字圖像無線監(jiān)控系統(tǒng)的原理和系統(tǒng)結(jié)構(gòu).然后對(duì)圖像加解密器的系統(tǒng)設(shè)計(jì)原理及實(shí)現(xiàn)做了詳細(xì)介紹.在此基礎(chǔ)上,介紹了FPGA中的加密算法的仿真及實(shí)現(xiàn)和密鑰管理模塊的實(shí)現(xiàn).最后介紹了系統(tǒng)的硬件電路和整個(gè)系統(tǒng)的軟硬件調(diào)試.本人的工作主要包括:1.查閱資料,了解密碼學(xué)及DVB系統(tǒng)相關(guān)領(lǐng)域知識(shí).2.根據(jù)項(xiàng)目要求設(shè)計(jì)基于FPGA的實(shí)時(shí)MPEG2圖像加/解密系統(tǒng)方案.3.基于FPGA完成MPEG2圖像的底層硬件加密及解密邏輯程序設(shè)計(jì),并設(shè)計(jì)各個(gè)控制程序和驅(qū)動(dòng).4.設(shè)計(jì)系統(tǒng)原理圖及電路板,完成系統(tǒng)的軟硬件調(diào)試和與全系統(tǒng)的聯(lián)調(diào).

    標(biāo)簽: MPEG2 FPGA 圖像加密

    上傳時(shí)間: 2013-06-30

    上傳用戶:jiiszha

  • 一種基于FPGA的新型諧波分析儀研究

    隨著技術(shù)的飛速發(fā)展,電力電子裝置如變頻設(shè)備、變流設(shè)備等容量日益擴(kuò)大,數(shù)量日益增多,使得電網(wǎng)中的諧波污染日益嚴(yán)重,給電力系統(tǒng)和各類用電設(shè)備帶來危害,輕則增加能耗,縮短設(shè)備使用壽命,重則造成用電事故,影響安全生產(chǎn).電力系統(tǒng)中的諧波問題早在20世紀(jì)20年代就引起了人們的注意.近年來,產(chǎn)生諧波的設(shè)備類型及數(shù)量均已劇增,并將繼續(xù)增長(zhǎng),諧波造成的危害也日趨嚴(yán)重.該論文分析比較了傳統(tǒng)測(cè)量諧波裝置和基于FPGA的新型諧波測(cè)量?jī)x器的特性.分析了基于FFT的諧波測(cè)量方法,綜述了可編程元器件的發(fā)展過程、主要工藝發(fā)展及目前的應(yīng)用情況,并介紹了一種主流硬件描述語言Verilog HDL的語法及其具體應(yīng)用.分析了高速數(shù)字信號(hào)系統(tǒng)的信號(hào)完整性問題,提出了使用FPGA實(shí)現(xiàn)的整合處理器解決高速數(shù)字系統(tǒng)信號(hào)完整性問題的方法,并比較分析了各種主流的整合處理器解決方案的優(yōu)缺點(diǎn).分析了使用實(shí)時(shí)操作系統(tǒng)進(jìn)行復(fù)雜嵌入式系統(tǒng)軟件開發(fā)的優(yōu)缺點(diǎn),并在該系統(tǒng)軟件開發(fā)中成功移植應(yīng)用了實(shí)時(shí)操作系統(tǒng)UCOSII,改造了該操作系統(tǒng)中內(nèi)存管理方式.研究了使用FPGA實(shí)現(xiàn)FFT算法的優(yōu)缺點(diǎn),對(duì)比分析了主要硬件實(shí)現(xiàn)架構(gòu)的性能和優(yōu)缺點(diǎn),提出了一種基于浮點(diǎn)數(shù)的FFT算法FPGA實(shí)現(xiàn)架構(gòu),詳細(xì)設(shè)計(jì)了基于浮點(diǎn)數(shù)的硬件乘法器和加法器.該設(shè)計(jì)架構(gòu)運(yùn)行穩(wěn)定,計(jì)算速度快捷.并通過實(shí)際仿真驗(yàn)證了該設(shè)計(jì)的正確性和優(yōu)越性.最終通過以上工作設(shè)計(jì)實(shí)現(xiàn)了一種新型的基于FPGA的諧波測(cè)量?jī)x,該儀器的變送單元和采樣單元通過實(shí)際型式試驗(yàn)檢驗(yàn),符合設(shè)計(jì)要求.該儀器的FPGA單元通過系統(tǒng)仿真,符合設(shè)計(jì)要求.

    標(biāo)簽: FPGA 諧波分析儀

    上傳時(shí)間: 2013-04-24

    上傳用戶:diertiantang

  • 用FPGA實(shí)現(xiàn)MPEG-2數(shù)字圖像傳輸流語義分析和協(xié)議解析功能

    本文首先分析數(shù)字圖像壓縮技術(shù)的實(shí)際應(yīng)用情況,相關(guān)的DVB技術(shù)標(biāo)準(zhǔn)和測(cè)試標(biāo)準(zhǔn)ETR290,進(jìn)而提出了一個(gè)可適用于實(shí)際工作環(huán)境的語義分析模型框架;并在FPGA開發(fā)環(huán)境ISE中按照這個(gè)語義分析模型框架構(gòu)造了一個(gè)具體的VHDL模型;同時(shí)利用工具軟件Synplify和modelsim完成軟件功能和時(shí)序仿真;然后設(shè)計(jì)相應(yīng)的硬件測(cè)試平臺(tái)來驗(yàn)證模塊功能。針對(duì)數(shù)字圖像技術(shù)實(shí)際應(yīng)用環(huán)境的特點(diǎn),本文提出了一種構(gòu)建在嵌入式硬件平臺(tái)上的分析模塊,可實(shí)時(shí)分析MPEG-2傳輸流語法。通過連接TCP/IP網(wǎng)絡(luò)可實(shí)現(xiàn)24小時(shí)/7天長(zhǎng)時(shí)間工作。模塊化的設(shè)計(jì),使其可以安裝于各種設(shè)備或?qū)嶋H應(yīng)用環(huán)境中的各關(guān)鍵節(jié)點(diǎn),通過網(wǎng)絡(luò)傳輸?shù)浇y(tǒng)一的服務(wù)器;同時(shí)該模塊可設(shè)置成不同的硬件觸發(fā)模式,使之成為故障傳感器。因此,該模塊適用于工程開通、快速故障監(jiān)測(cè)、長(zhǎng)時(shí)間監(jiān)控等。通過與市場(chǎng)上專業(yè)測(cè)試設(shè)備性能進(jìn)行比較,在測(cè)試精確性方面不占優(yōu)勢(shì),但在達(dá)到一定數(shù)量級(jí)的測(cè)試精度后,其廉價(jià)、簡(jiǎn)易和無需維護(hù)的特點(diǎn)將呈現(xiàn)巨大的優(yōu)勢(shì)。

    標(biāo)簽: FPGA MPEG 數(shù)字圖像 傳輸流

    上傳時(shí)間: 2013-04-24

    上傳用戶:源弋弋

  • 基于ARM平臺(tái)的嵌入式流媒體播放技術(shù)的研究與應(yīng)用

    隨著嵌入式系統(tǒng)以及流媒體技術(shù)的快速發(fā)展,基于嵌入式系統(tǒng)實(shí)現(xiàn)可視電話、視頻點(diǎn)播、視頻會(huì)議等功能已經(jīng)成為當(dāng)前的熱點(diǎn)研究領(lǐng)域。這樣的系統(tǒng)通常具有小型化、低功耗、低成本、穩(wěn)定可靠、便于攜帶等特點(diǎn)。 本文旨在研究流媒體以及嵌入式系統(tǒng)的相關(guān)技術(shù),基于ARM9處理器平臺(tái)實(shí)現(xiàn)一種基于嵌入式系統(tǒng)的流媒體播放器。該播放器的硬件平臺(tái)以32位高性能ARM9處理器為核心進(jìn)行規(guī)劃,在此基礎(chǔ)上,采用嵌入式Linux操作系統(tǒng)、MPEG-4視頻解碼技術(shù)和流媒體網(wǎng)絡(luò)傳輸技術(shù)進(jìn)行設(shè)計(jì)。 本文的主要貢獻(xiàn)體現(xiàn)在以下六個(gè)方面: l、分析嵌入式流媒體播放器的功能需求和技術(shù)特點(diǎn),對(duì)嵌入式流媒體播放器的總體實(shí)現(xiàn)方案進(jìn)行設(shè)計(jì)。 2、研究嵌入式Linux系統(tǒng)設(shè)計(jì)方法,基于ARM處理器平臺(tái)構(gòu)建嵌入式Linux操作系統(tǒng)。這部分的工作包括嵌入式BootLoader的移植、Linux內(nèi)核的配置與編譯以及根文件系統(tǒng)的創(chuàng)建。 3、研究MPEG-4視頻壓縮標(biāo)準(zhǔn),基于ARM-Linux系統(tǒng)平臺(tái)移植MPEG-4視頻解碼器。 4、研究ARM體系結(jié)構(gòu)以及基于ARM平臺(tái)的嵌入式軟件優(yōu)化方法,對(duì)所移植的MPEG-4視頻解碼器進(jìn)行平臺(tái)相關(guān)優(yōu)化。 5、研究視頻通信中的錯(cuò)誤隱藏技術(shù),針對(duì)錯(cuò)誤隱藏過程中傳統(tǒng)邊界匹配算法對(duì)邊緣匹配的局限性,提出了一種改進(jìn)的基于時(shí)域與空域平滑性的邊界匹配算法。 6、研究流媒體網(wǎng)絡(luò)傳輸?shù)南嚓P(guān)技術(shù)協(xié)議,基于RTSP/RTP/RTCP協(xié)議實(shí)現(xiàn)了一個(gè)基本的MPEG-4視頻流實(shí)時(shí)傳輸系統(tǒng)。

    標(biāo)簽: ARM 嵌入式 流媒體 播放

    上傳時(shí)間: 2013-05-16

    上傳用戶:a937518043

  • TS流復(fù)用器及其接口

    在數(shù)字電視系統(tǒng)中,MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié),所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前,只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù),能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率,保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間,市場(chǎng)潛力巨大,因此對(duì)復(fù)用器的研究開發(fā)非常重要。本文針對(duì)復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。 文中首先對(duì)MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù):PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法,給出了實(shí)現(xiàn)方法,并通過了硬件驗(yàn)證。然后對(duì)復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究,給出了設(shè)計(jì)方法,并通過了硬件驗(yàn)證。 本文的主要工作如下: ●首先對(duì)復(fù)用器整體功能進(jìn)行詳細(xì)分析,并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法,并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺(tái),并用c語言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法,在FPGA中成功實(shí)現(xiàn)了動(dòng)態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了.ASI接口,主要分析了位同步的實(shí)現(xiàn)過程,實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口,提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對(duì)幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì),并進(jìn)行調(diào)試監(jiān)測(cè)。 本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分,硬件平臺(tái)及接口采用Verilog語言實(shí)現(xiàn),PSI信息算法主要采用c語言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活,且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行,極大的提高了工作效率。 整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設(shè)計(jì)平臺(tái)下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺(tái)帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器,經(jīng)測(cè)試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。

    標(biāo)簽: TS流 復(fù)用器 接口

    上傳時(shí)間: 2013-06-10

    上傳用戶:01010101

  • 開關(guān)電源并聯(lián)均流技術(shù)

    討論幾種常用的開關(guān)電源并聯(lián)均流技術(shù),闡述其主要工作原理及特點(diǎn)。

    標(biāo)簽: 開關(guān)電源 并聯(lián)均流技術(shù)

    上傳時(shí)間: 2013-11-01

    上傳用戶:feilinhan

主站蜘蛛池模板: 建湖县| 汉阴县| 陆良县| 大城县| 广州市| 廊坊市| 沙河市| 读书| 孟津县| 库尔勒市| 巨野县| 福安市| 宝清县| 黔南| 九龙坡区| 舟曲县| 冀州市| 望奎县| 肥西县| 临猗县| 博白县| 昭通市| 大邑县| 兴文县| 南宫市| 扎鲁特旗| 南乐县| 开平市| 景洪市| 勃利县| 沁源县| 丹凤县| 米易县| 招远市| 城固县| 滁州市| 嵩明县| 亚东县| 冀州市| 达日县| 苍溪县|