適用于wimax的維特比譯碼，可以自己調整信噪比，通過仿真選擇合適的信道編碼
上傳時間： 2013-12-24
上傳用戶：xwd2010
PAPR降低算法PTS和SLM源代碼,降低峰值平均功率比的多載波調制的選擇性映射
上傳時間： 2017-06-03
上傳用戶：zhichenglu
摘 要:根據HFC網絡上行信道的特性,建立了信道模型 分析了上行信道中存在的各種噪聲對QPSK 調制技術的影響。結果表明在C /N (傳輸信道載噪比)較低的情況下,采用QPSK調制方式,可以提高系 統的抗干擾能力。 關鍵詞: QPSK 光纖同軸電纜混合網 上行信道 噪聲
上傳時間： 2017-06-15
上傳用戶：hn891122
分集中采用最大比合并可以獲得最大的輸出信噪比，本文對其進行詳細證明。
上傳時間： 2020-05-12
上傳用戶：leexueyi
隨著光通信的蓬勃發展，光纖通信技術廣泛應用于電信、電力、廣播等領域，對整個信息產業產生了深遠影響，光纖已成為當前最有前景的傳輸媒介。與此同時，光纖測試技術在光纖生產、現場鋪設與后期維護等工程領域中得到廣泛應用。光時域反射儀（Optical Time Domain Reflectometer），又稱背向散射儀，是一種用于表征光纖鏈路物理特性的精密光學測試儀器，主要用于測試光纖鏈路長度，精確定位斷點事件，計算光纖損耗，并提供與長度有關的衰減細節。光纖鏈路中待測光纖的測量長度范圍和測量精度，取決于OTDR的激光出纖功率和光脈寬。因此，需要設計合適的激光脈沖驅動電源及配套的控制和探測系統，研究激光出纖功率和脈寬對測量長度和測量精度的影響，從而獲得能滿足不同光纖鏈路測量需求的OTDR系統解決方案。文章在具體描述了光時域反射儀的工作機理以及影響其主要性能的關鍵參數的基礎上，提出以設計能提供大功率、窄脈沖電流信號的激光驅動電源作為提高OTDR性能的主要手段。在掌握半導體激光驅動原理的基礎上，經過細致地比較與方案論證提出以 MOSFET作為激光脈沖驅動電源的開關器件，以能量儲存法作為窄脈沖產生機制的脈沖電源設計方案，設計實現基于FPGA的觸發脈沖信號，并通過 Multisim對系統硬件電路仿真優化，實現激光脈沖驅動大功率、窄脈寬輸出。以雪崩二極管作為光電探測系統關鍵響應轉換器件驗證驅動電源性能，并完成光纖測距。最終成功研制出一套基于納秒脈沖激光和對應光電探測系統的OTDR系統，并進行了實際測試測試和研究結果顯示：所研制的脈沖激光電源能輸出的最小脈寬為33n，最小輸出峰值電流為1A，且峰值電流及頻率大小可調。大電流窄脈寬驅動電源信號輸出可極大地增強光時域反射儀的動態范圍以及分辨率，探測器分時調控測量技術可以極大地提高系統的測量精度和信噪比。
上傳時間： 2022-03-11
上傳用戶：
隨著工業技術的不斷發展,大型結構件的應用越來越多。在這些大型結構件的焊接生產中存在大量的彎曲角焊縫和折線角焊縫,實現這些焊縫的自動化焊接對于提高生產效率和保證產品質量具有非常重要的意義。這些工件結構龐大,很多焊接作業必須在現場進行,難以采用手臂式機器人進行自動焊接,也難以采用編程或示教的方式進行焊縫跟蹤;另外在對這些焊縫進行自動焊接時,不僅要控制焊槍跟蹤焊縫移動,同時還要調整焊槍的傾角,以保證焊接質量。 為此,本文以輪式移動焊接機器人為平臺,解決大范圍移動焊接問題;同時采用旋轉電弧作為傳感器,進行焊槍偏差識別與傾角檢測,從而實現大型構件角焊縫自動焊接。研究內容主要包括:焊接電流信號的濾波處理;焊槍偏差與傾角檢測;水平彎曲角焊縫、具有直角轉彎的角焊縫和水平折線角焊縫跟蹤及焊槍傾角調整控制器的設計。 針對焊接電流信號易受外界噪聲干擾影響的問題,本文提出以軟閾值小波濾波為核心的組合濾波算法,對旋轉電弧傳感器采集到的電流信號進行濾波處理,使電流波形得到了明顯地改善,提高了電流信號的信噪比,為焊槍的偏差和傾角檢測奠定了基礎。
上傳時間： 2013-04-24
上傳用戶：yan2267246
由于低場磁共振自由感應（FID-Free Induction Decay）信號十分微弱,信噪比低,所以信號放大電路的設計、調試具有一定的困難.該文首先對低場磁共振電路系統的各個功能模塊進行了分析,并估算了低場磁共振的信號幅值,然后重點對天線接口和前置放大兩個電路模塊進行了分析研究.天線接口電路是射頻發射電路、信號接收電路與磁體天線的接口電路.針對接收信號弱、信噪比低的情況,天線接口電路不但要實現天線的三個狀態（發射、泄放、接收）間的切換,而且要對信號進行無源放大.該文在完成了天線接口電路功能分析后,建立了簡化模型,然后對其參數進行分析計算,得出了滿足最大放大倍數和期望帶寬時的調試指導參數,還據此設計了校驗信號發生電路.前置放大電路主要完成磁共振FID信號的有源放大.該文在進行了方案討論后,給出了具體的前置放大電路,并對其工作狀態進行了靜態工作點計算和動態仿真分析,計算了增益系數,分析了帶寬,并作了噪聲分析.該文還參照高頻電路的設計特點,分析了低場磁共振信號放大電路的噪聲干擾的來源、種類;討論了器件選擇、電路布板等方面的注意事項;給出了減小噪聲干擾的一些具體措施.
上傳時間： 2013-06-01
上傳用戶：hanli8870
現實生活中的語音不可避免的要受到周圍環境的影響，背景噪聲例如機械噪聲、街頭音樂噪音，其他說話者的話音等均會嚴重地影響語音信號的質量：此外傳輸系統本身也會產生各種噪聲，因此接收端的信號為帶噪語音信號。混疊在語音信號中的噪聲按類別可分為環境噪聲等的加法性噪聲及電器線路干擾等的乘法性噪聲；按性質可分為平穩噪聲和非平穩噪聲。 語音增強的根本目的就是凈化語音質量。把不需要的噪音減低到最小程度。但是由于噪音的復雜性，很難歸納出一個統一的特征，因此不可能尋求一種算法完全適應于所有的噪音消除，因此語音增強是一個復雜的工程。 有關抗噪聲技術的研究以及實際環境下的語音信號處理系統的開發，在國內外已經成為語音信號處理非常重要的研究課題，已經作了大量的研究工作，取得了豐富的研究成果。本文僅對加性噪聲下的語音增強技術做了較為仔細的討論，我們先給出語音信號處理的基本理論，它是語音增強算法研究和實現的理論基礎，在此基礎總結了自適應信號處理技術的特點以及在語音增強方面的應用。選取工程領域最常用的自適應LMS濾波算法和RLS濾波算法作為研究對象，提出了利用最小均方誤差意義下自適應濾波器的輸出信號與主通道噪聲信號的等效關系，得到濾波器最佳自適應參數的方法，并分析了在平穩和非平穩噪聲環境下，L M S濾波器族和R L S濾波器在不同噪音輸入下的權系數收斂速度、權系數穩定性、跟蹤輸入信號的能力和信噪比的改善等特性。 研究了MATLAB語言程序設計和使用MALTLAB對語音算法進行仿真、并輸入了多種實際環境下的噪音進行濾波仿真并對仿真的結果進行比較和分析。總結出了LMS、NLMS、SIGN-ERROR-LMS、RLS自適應濾波器在語音濾波方面的特點 和應用情況。 最后在MATLAB仿真的基礎上，利用Altera公司的Cyclone2系列FPGA芯片和多種EDA工具，完成了L M S自適應濾波器的FPGA設計。 關鍵詞：語音增強，背景噪音，自適應濾波器，LMS，RLS，FPGA
上傳時間： 2013-04-24
上傳用戶：lijianyu172
Sigma-Delta A/D轉換器利用過采樣，噪聲整形和數字濾波技術，有效衰減了輸出信號帶內的量化噪聲，提高了信噪比。與傳統的Nyquist轉換器相比，它降低了對模擬電路性能指標和元件精度的要求，簡化了模擬電路的設計，降低了生產成本。 本論文在對Sigma-Delta A/D轉換器原理研究的基礎上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過采樣率，6．4MHz的采樣頻率，設計了一個主要應用于音頻信號處理的Sigma-Delta A/D轉換器，分辨率達到16位。在調制器的設計中，本文采用了多級噪聲整形MASH（2-1）級聯調制器結構，同時，考慮了各種非理想因素對系統性能的影響，在SDtoolbox工具的幫助下使用Simulink進行調制器系統設計。并使用Cadence Spectre對模塊電路進行設計仿真，包括運放，比較器，帶隙基準電壓源，CMOS開關，非交疊時鐘產生電路等。在數字抽取濾波器的設計中，采用了分級抽取技術，使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進行優化設計。并在原有的濾波器算法的基礎上，采用了CIC濾波器和半帶濾波器，設計出了運算量和存儲量都相對少的三級抽取濾波器系統，大大降低了功耗和面積。 論文的仿真結果表明，所設計的Sigma-Delta A/D轉換器信噪比達到102．3dB，滿足系統需要的16位精度要求。 關鍵詞：Sigma-Ddta； 信噪比； 多級噪聲整形； 數字抽取濾波器
標簽： SigmaDelta 音頻 模數轉換器
上傳時間： 2013-06-27
上傳用戶：songyuncen
高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。 本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent 33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。 在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。 FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。 關鍵詞：ADC測試；并行；參數評估；FPGA；FFT
上傳時間： 2013-07-11
上傳用戶：tdyoung
