隨意跑動(dòng)的小圓點(diǎn),無中生有,利用actionscript來完成一大堆隨意亂跑的圓點(diǎn), 藉由物件的基本屬性與簡單的程式概念你就做得到喔!
標(biāo)簽： actionscript 程式
上傳時(shí)間： 2016-01-10
上傳用戶：hgy9473
WEBGAME 機(jī)器人大戰(zhàn)EBS(無盡的戰(zhàn)爭(zhēng)) 架設(shè)方法 WIN2K系列主機(jī) ，最簡單的方法就是 設(shè)置一個(gè)虛擬目錄 其它就稍微改改 config.cgi的設(shè)置，還有餓ebs_sub 1 2 3.cgi的圖片地址就基本好了 WIN2K沒有虛擬目錄的話就除了要做上面的那些以外 還要打開所有文件，搜索類似這樣的 require config.cgi 都改成絕對(duì)路徑就行了 UNIX LINUX FREEBSD 系列的話,就要設(shè)置屬性了 ebs目錄所有CGI文件設(shè)置成 755 所有DAT文件設(shè)置成 777 logmiulerebeb 目錄也就是數(shù)據(jù)目錄，這個(gè)要設(shè)置成 777 裏面所有文件也是 777 當(dāng)然，你可以修改這個(gè)目錄，最好修改成其他目錄，然後把config.cgi的數(shù)據(jù)庫目錄改改就可以了, 然後就是改 config.cgi的一些設(shè)置，還要改 ebs_sub 1 2 3.cgi的圖片地址了,最後就是，UNIX LINUX系列的大小寫都分的很清楚，這個(gè)版本我懶得整理，所以有的是答謝，有的是小寫，自己改改吧.
標(biāo)簽： WEBGAME WIN2K EBS 機(jī)器人
上傳時(shí)間： 2014-01-10
上傳用戶：tuilp1a
cadence完全學(xué)習(xí)手冊(cè)pdf版是一本介紹cadence spb16.2軟件的圖書，由蘭吉昌等編寫，化學(xué)工業(yè)出版發(fā)行，全書分為原理篇、元件篇、PCB篇和仿真篇四大部分內(nèi)容介紹，想要學(xué)習(xí)的朋友可以到本站下載該手冊(cè)。 cadence完全學(xué)習(xí)手冊(cè)簡介： 擁有豐富的內(nèi)容和實(shí)例可以給讀者全方位的學(xué)習(xí)指導(dǎo)，從而帶領(lǐng)讀者從入門到精通，一步一步掌握Cadence設(shè)計(jì)基礎(chǔ)、設(shè)計(jì)方法以及設(shè)計(jì)技巧。注意：這里小編提供的是cadence完全學(xué)習(xí)手冊(cè)pdf下載，pdf掃描版本，非常的清晰，可以讓讀者更好的學(xué)習(xí)，歡迎免費(fèi)下載。 內(nèi)容介紹 第1篇 原理篇 第1章 初識(shí)Cadence 16.2。主要介紹Cadence 16.2的功能特點(diǎn)以及具體的安裝方法。 第2章 Cadence的原理圖設(shè)計(jì)工作平臺(tái)。主要介紹Cadence 16.2兩種原理圖工作平臺(tái)Design EntryHDL.和.DesignEntryCIS的基本知識(shí)。 第3章 原理圖的創(chuàng)建和元件的相關(guān)操作。主要介紹原理圖的設(shè)計(jì)規(guī)范，相關(guān)的術(shù)語，環(huán)境參數(shù)的設(shè)計(jì)以及基本元件的擺放。 第4章 設(shè)計(jì)原理圖和繪制原理圖。主要介紹在Design Entry CIS軟件內(nèi)的原理圖繪制方法。 第5章 原理圖到PCB圖的處理。主要介紹如何將原理圖導(dǎo)入PCB設(shè)計(jì)平臺(tái)，以及網(wǎng)絡(luò)表和元件清單的生成。 第2篇 元件篇 第6章 創(chuàng)建平面元件。主要介紹庫管理器以及如何通過庫管理器建立平面元件，包括新元件的創(chuàng)建，如何創(chuàng)建封裝和符號(hào)，元件的引腳如何添加和定義等。 第7章 創(chuàng)建PCB零件封裝。主要介紹PCB零件封裝的創(chuàng)建，包括手動(dòng)創(chuàng)建以及通過封裝向?qū)Ы⒎庋b零件。 第3篇 PCB篇 第8章 pcb設(shè)計(jì)與allegro。主要介紹pcb的設(shè)計(jì)流程，以及allegro pcb設(shè)計(jì)工作平臺(tái)參數(shù)環(huán)境設(shè)置。 第9章 焊盤的建立。主要介紹焊盤的概念、命名規(guī)則，以及不同類型焊盤的建立過程。 ...... 第4篇 仿真篇 第15章 仿真前的預(yù)處理。主要介紹仿真前的準(zhǔn)備工作，模塊的選擇及使用、電路板的設(shè)置及信號(hào)完成性功能的概述。 第16章 約束驅(qū)動(dòng)布局。主要介紹提取和仿真預(yù)布局拓?fù)洹⒃O(shè)置和添加約束以及模板應(yīng)用和約束驅(qū)動(dòng)布局等內(nèi)容。 第17章 cadence綜合應(yīng)用實(shí)例。通過實(shí)例對(duì)本書前面所講過的內(nèi)容進(jìn)行綜合的應(yīng)用，并對(duì)所學(xué)的內(nèi)容進(jìn)行融會(huì)貫通，使學(xué)到的知識(shí)更為牢固。
標(biāo)簽： Cadence 學(xué)習(xí)手冊(cè)
上傳時(shí)間： 2020-03-25
上傳用戶：lchen
cadence完全學(xué)習(xí)手冊(cè)pdf版是一本介紹cadence spb16.2軟件的圖書，由蘭吉昌等編寫，化學(xué)工業(yè)出版發(fā)行，全書分為原理篇、元件篇、PCB篇和仿真篇四大部分內(nèi)容介紹，想要學(xué)習(xí)的朋友可以到本站下載該手冊(cè)。 cadence完全學(xué)習(xí)手冊(cè)簡介： 擁有豐富的內(nèi)容和實(shí)例可以給讀者全方位的學(xué)習(xí)指導(dǎo)，從而帶領(lǐng)讀者從入門到精通，一步一步掌握Cadence設(shè)計(jì)基礎(chǔ)、設(shè)計(jì)方法以及設(shè)計(jì)技巧。注意：這里小編提供的是cadence完全學(xué)習(xí)手冊(cè)pdf下載，pdf掃描版本，非常的清晰，可以讓讀者更好的學(xué)習(xí)，歡迎免費(fèi)下載。 內(nèi)容介紹 第1篇 原理篇 第1章 初識(shí)Cadence 16.2。主要介紹Cadence 16.2的功能特點(diǎn)以及具體的安裝方法。 第2章 Cadence的原理圖設(shè)計(jì)工作平臺(tái)。主要介紹Cadence 16.2兩種原理圖工作平臺(tái)Design EntryHDL.和.DesignEntryCIS的基本知識(shí)。 第3章 原理圖的創(chuàng)建和元件的相關(guān)操作。主要介紹原理圖的設(shè)計(jì)規(guī)范，相關(guān)的術(shù)語，環(huán)境參數(shù)的設(shè)計(jì)以及基本元件的擺放。 第4章 設(shè)計(jì)原理圖和繪制原理圖。主要介紹在Design Entry CIS軟件內(nèi)的原理圖繪制方法。 第5章 原理圖到PCB圖的處理。主要介紹如何將原理圖導(dǎo)入PCB設(shè)計(jì)平臺(tái)，以及網(wǎng)絡(luò)表和元件清單的生成。 第2篇 元件篇 第6章 創(chuàng)建平面元件。主要介紹庫管理器以及如何通過庫管理器建立平面元件，包括新元件的創(chuàng)建，如何創(chuàng)建封裝和符號(hào)，元件的引腳如何添加和定義等。 第7章 創(chuàng)建PCB零件封裝。主要介紹PCB零件封裝的創(chuàng)建，包括手動(dòng)創(chuàng)建以及通過封裝向?qū)Ы⒎庋b零件。 第3篇 PCB篇 第8章 pcb設(shè)計(jì)與allegro。主要介紹pcb的設(shè)計(jì)流程，以及allegro pcb設(shè)計(jì)工作平臺(tái)參數(shù)環(huán)境設(shè)置。 第9章 焊盤的建立。主要介紹焊盤的概念、命名規(guī)則，以及不同類型焊盤的建立過程。 ...... 第4篇 仿真篇 第15章 仿真前的預(yù)處理。主要介紹仿真前的準(zhǔn)備工作，模塊的選擇及使用、電路板的設(shè)置及信號(hào)完成性功能的概述。 第16章 約束驅(qū)動(dòng)布局。主要介紹提取和仿真預(yù)布局拓?fù)洹⒃O(shè)置和添加約束以及模板應(yīng)用和約束驅(qū)動(dòng)布局等內(nèi)容。 第17章 cadence綜合應(yīng)用實(shí)例。通過實(shí)例對(duì)本書前面所講過的內(nèi)容進(jìn)行綜合的應(yīng)用，并對(duì)所學(xué)的內(nèi)容進(jìn)行融會(huì)貫通，使學(xué)到的知識(shí)更為牢固。
標(biāo)簽： Cadence 學(xué)習(xí)手冊(cè)
上傳時(shí)間： 2020-03-25
上傳用戶：lchen
主要內(nèi)容介紹 Allegro 如何載入 Netlist，進(jìn)而認(rèn)識(shí)新式轉(zhuǎn)法和舊式轉(zhuǎn)法有何不同及優(yōu)缺點(diǎn)的分析，透過本章學(xué)習(xí)可以對(duì) Allegro 和 Capture 之間的互動(dòng)關(guān)係，同時(shí)也能體驗(yàn)出 Allegro 和 Capture 同步變更屬性等強(qiáng)大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉(zhuǎn)入動(dòng)作只是針對(duì)由 Capture（線路圖部分）產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（Layout部分）1． 在 OrCAD Capture 中設(shè)計(jì)好線路圖。2． 然後由 OrCAD Capture 產(chǎn)生 Netlist（annotate 是在進(jìn)行線路圖根據(jù)第五步產(chǎn)生的資料進(jìn)行編改）。 3． 把產(chǎn)生的 Netlist 轉(zhuǎn)入 Allegro（layout 工作系統(tǒng)）。 4． 在 Allegro 中進(jìn)行 PCB 的 layout。 5． 把在 Allegro 中產(chǎn)生的 back annotate（Logic）轉(zhuǎn)出（在實(shí)際 layout 時(shí)可能對(duì)原有的 Netlist 有改動(dòng)過），並轉(zhuǎn)入 OrCAD Capture 裏進(jìn)行回編。
上傳時(shí)間： 2022-04-28
上傳用戶：kingwide
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶：蒼山觀海
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2013-11-04
上傳用戶：372825274
對(duì)linux內(nèi)核的一個(gè)全面的概述性文檔，可用作linux kernel的入門引導(dǎo)，而且是中文的。
上傳時(shí)間： 2015-04-03
上傳用戶：1101055045
WindowsCE.NET簡介包含概述 常見問題 以及運(yùn)作許可
上傳時(shí)間： 2015-04-12
上傳用戶：hzy5825468
講解GPRS基本原理 第1章 GPRS概述 第2章 GPRS基本功能和業(yè)務(wù) 第3章 GPRS基本體系結(jié)構(gòu)和傳輸機(jī)制 第4章 移動(dòng)性管理 第5章 無線資源管理功能 第6章 分組路由與傳輸功能 第7章 用戶數(shù)據(jù)傳輸 第8章 信息存儲(chǔ) 第9章 編號(hào)方案 第10章 GPRS系統(tǒng)的運(yùn)營 第11章 與GSM其它業(yè)務(wù)的交互 第12章 IP相關(guān)的基礎(chǔ)知識(shí)
上傳時(shí)間： 2013-12-23
上傳用戶：qwe1234
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
