Verilog HDL編寫的總線功能模型，十分有用，需要的下載
標簽： Verilog HDL 編寫 總線
上傳時間： 2013-12-20
上傳用戶：ls530720646
bfm（總線功能模型）設計的基礎教材，值得一看，需要lotus打開文檔
標簽： bfm 總線 模型 教材
上傳時間： 2014-11-11
上傳用戶：a3318966
一次作業練習，目的是學會運用類，還有fiostream，從.txt文件中讀出數據讀到內存中，然后經過一系列處理將數據顯示出來。
標簽：
上傳時間： 2015-06-24
上傳用戶：風之驕子
基于二次型性能指標的單神經元pid控制程序，用matlab實現，調試已通過。
標簽： pid 性能指標 單神經元 控制
上傳時間： 2014-01-13
上傳用戶：13681659100
各種門電路模型的VerilogHDL描述
標簽： VerilogHDL 門電路 模型
上傳時間： 2014-02-16
上傳用戶：lifangyuan12
各種解碼譯碼電路模型的VerilogHDL描述
標簽： VerilogHDL 解碼 模型 譯碼電路
上傳用戶：q123321
wowmodelview魔獸世界的模型查看工具。下了看看吧，可以導出自己想要的模型進行處理咯～
標簽： wowmodelview 模型
上傳時間： 2013-12-26
上傳用戶：xinzhch
本程序需在DOS下運行。每運行一次可執行程序random.exe，即可顯示任意兩個 16進制數的加法或減法表達式及其運算結果。在減法運算中，如果被減數小于減數，顯示 “Divide Overflow”的提示信息。
標簽： random DOS exe 程序
上傳時間： 2015-06-27
上傳用戶：talenthn
fir在dspbuilder下產生VHDL源碼及其測試激勵文件時的matlab模型,在modelsim下仿真通過
標簽： dspbuilder modelsim matlab VHDL
上傳時間： 2013-12-05
上傳用戶：invtnewer
fft在dspbuilder下產生VHDL源碼及其測試激勵文件的matlab模型,在modelsim下仿真通過
上傳時間： 2013-12-13
上傳用戶：baitouyu
蟲蟲下載站版權所有 京ICP備2021023401號-1
