著重研究了水位、布量、水量和轉(zhuǎn)速脈沖檢測原理,給出了詳細的水位檢測、 重量檢測電路。實踐表明,系統(tǒng)硬件運行穩(wěn)定,在進行模糊推理及神經(jīng)網(wǎng)絡(luò)學(xué)習(xí)時具有更快的速度
上傳時間： 2014-01-27
上傳用戶：alan-ee
建立輸入文檔,輸出迷宮路線和迷宮的形象圖 (有實例)
標(biāo)簽：
上傳時間： 2016-03-27
上傳用戶：kiklkook
大家在應(yīng)用ORACLE的時候可能會遇到很多看起來不難的問題, 特別對新手來說, 簡單把它總結(jié)一下, 發(fā)布給大家, 希望對大家有幫助! 和大家一起探討, 共同進步!
上傳時間： 2014-01-07
上傳用戶：qq1604324866
四個人玩,對面兩人為一隊.判定勝負比較麻煩,通常是有計分規(guī)則.按照你手中牌的點數(shù),叫牌以及有無局并參照計分規(guī)則來判定.一般比賽分隊式或復(fù)式兩種. 想學(xué)的話,先買本書看看,了解叫牌規(guī)則,點數(shù)規(guī)則和花色大小.重要的是你必須得有一個好的搭檔.共同進步.
上傳時間： 2014-01-13
上傳用戶：hwl453472107
本文針對傳統(tǒng)遺傳算法在求解問題的局限性如局 部收斂過快和全局“ 爬坡” 能力不強等問題, 提出一種改進的 控制策略, 最后通過實驗驗證算法的有效性。
上傳時間： 2014-01-22
上傳用戶：ccclll
本課題所研究的橫機是一種由嵌入式控制器系統(tǒng)控制的自動化程度很高的緯編針織機，主要用于針織服裝的編織制造。我國是紡織大國，橫機需求量大，自主研發(fā)全自動電腦橫機有廣泛的市場前景。 通過對橫機機械系統(tǒng)結(jié)構(gòu)和原理的分析，本文提出了一種橫機控制系統(tǒng)硬件解決方案。該方案主要由主控制器、協(xié)處理器、驅(qū)動電路等三部分組成。以ARM作為主控制器，負責(zé)編織工藝和人機接口設(shè)計；以FPGA作為協(xié)處理器，執(zhí)行ARM的命令，控制后續(xù)電路動作；驅(qū)動電路主要面向橫機機械部件，并向前端電路提供硬件接口。 基于該硬件系統(tǒng)解決方案，本文繼而提出了一種新型的軟件系統(tǒng)解決方案。該方案基于嵌入式Linux操作系統(tǒng)實現(xiàn)，主要由羅拉系統(tǒng)控制算法、驅(qū)動程序、橫機編織控制程序和圖形用戶界面等四部分組成。羅拉系統(tǒng)采用模糊控制算法，控制卷布速率；驅(qū)動程序?qū)崿F(xiàn)ARM和FPGA的通信；橫機編織控制程序?qū)⒒ㄐ臀募械臄?shù)據(jù)轉(zhuǎn)換為機械部件的動作，實現(xiàn)整個編織過程；圖形用戶界面提供良好的人機界面，方便操作。 最后詳細介紹了整個橫機控制器系統(tǒng)的調(diào)試流程，涉及硬件調(diào)試、軟件調(diào)試和軟硬件聯(lián)合調(diào)試等。 與傳統(tǒng)電腦橫機相比，基于此設(shè)計方案的橫機技術(shù)含量較高，成本低，可移植性強，并可實現(xiàn)聯(lián)網(wǎng)控制。
標(biāo)簽： Linux ARM 橫機 控制系統(tǒng)設(shè)計
上傳時間： 2013-04-24
上傳用戶：ikemada
隨著集成電路的設(shè)計規(guī)模越來越大，F(xiàn)PGA為了滿足這種設(shè)計需求，其規(guī)模也越做越大，傳統(tǒng)平面結(jié)構(gòu)的FPGA無法滿足實際設(shè)計需求。首先是硬件設(shè)計上的很難控制，其次就是計算機軟件面臨很大挑戰(zhàn)，所有復(fù)雜問題全部集中到布局布線(P&R)這一步，而實際軟件處理過程中，P&R所占的時間比例是相當(dāng)大的。為了緩解這種軟件和硬件的設(shè)計壓力，多層次化結(jié)構(gòu)的FPGA得以采用。所謂層次化就是可配置邏輯單元內(nèi)部包含多個邏輯單元(相對于傳統(tǒng)的單一邏輯單元)，并且內(nèi)部的邏輯單元之間共享連線資源，這種結(jié)構(gòu)有利于減少芯片面積和提高布通率。與此同時，F(xiàn)PGA的EDA設(shè)計流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認為是工藝映射的后處理，也可認為是布局和布線模塊的預(yù)處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對FPGA的性能影響是相當(dāng)大的。 本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網(wǎng)數(shù)和外部使用的引腳數(shù)，從而達到減少布線所需的通道數(shù)。該算法和以前的算法相比較，無論從面積，還是通道數(shù)方面都有一定的改進。算法的時間復(fù)雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內(nèi)部連線資源做了分析，如何設(shè)計可配置邏輯單元內(nèi)部的連線資源來達到即減少面積又保證芯片的步通率，同時還可以提高運行速度。 另外，本文還提出將電路分解成為多塊，分別下載到各個芯片的解決方案。以解決FPGA由于容量限制，而無法實現(xiàn)某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數(shù)，采用較好的目標(biāo)函數(shù)來達到較優(yōu)結(jié)果。
上傳時間： 2013-04-24
上傳用戶：zhaoq123
在超深亞微米技術(shù)工藝下，布局成為超大規(guī)模集成電路物理設(shè)計中至關(guān)重要的一步。由于現(xiàn)場可編程門陣列(Field Programable Gate Array，F(xiàn)PGA)布線資源的預(yù)先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標(biāo)，從FPGA芯片結(jié)構(gòu)和布局算法兩方面進行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結(jié)構(gòu)模型及布局模型，并且給出了該模型的數(shù)學(xué)計算公式；提出將元件之間的層次距離轉(zhuǎn)化為線長的方法，實現(xiàn)了基于線網(wǎng)模型的高精度布局算法：提出利用矩形的對角線元件之間層次來代替線長，從而達到優(yōu)化線長的同時提高布通率的快速布局算法。實驗結(jié)果表明，兩種算法均在北卡羅來納微電子中心(MCNC)學(xué)術(shù)芯片測試案例上取得了較理想的布局實驗效果，為下一步的布線工作建立了良好的基礎(chǔ)接口，并且完成了初始布線的工作。本FPGA結(jié)構(gòu)模型的提出和布局算法的實現(xiàn)也都為工業(yè)界提供了借鑒價值。
上傳時間： 2013-04-24
上傳用戶：nbdedu
FPGA布局算法和軟件位于工藝映射和布線之間，是一個承上啟下的階段，對最終的布通率和時序都有著重要的影響。 本論文的工作之一便是研究旨在提高布通率的布局算法。在研究了國內(nèi)外裝箱和布局算法的基礎(chǔ)上，本文提出了一種新的結(jié)合了裝箱的布局算法框架，并稱之為"低溫交替改善的"布局算法。其基本思想是，在模擬退火的低溫階段交替的優(yōu)化裝箱和布局。本文給了基于學(xué)術(shù)界標(biāo)準(zhǔn)布局布線軟件VPR的一個軟件實現(xiàn)，并且提出了低溫的判定條件以及一種新的選擇待交換邏輯單元的方法。采用三種不同的裝箱算法作為布局輸入，基于VPR的低溫交替改善的布局算法實現(xiàn)，在布通率上，比VPR分別提高了21.3％、15.5％、10.7％。而帶來的平均額外時間開銷不到20％。 FPGA布局軟件實現(xiàn)對整個FPGA CAD流程的運行效率，算法的可擴展性也有著不可忽視的影響。現(xiàn)代FPGA有著多樣而復(fù)雜的邏輯和布線資源。而學(xué)術(shù)界的布局軟件'VPR所面向的FPGA卻只能處理十分簡單的FPGA結(jié)構(gòu)，對于宏、總線、多時鐘等實際應(yīng)用中很重要的部分都沒有考慮。本文提出了"邏輯單元層"的概念，用具有特定幾何結(jié)構(gòu)的邏輯單元層來統(tǒng)一處理多種類型的邏輯資源。針對相對位置約束在現(xiàn)代FPGA布局軟件中的重要地位，我們提出了一種處理相對位置約束的方法。這些討論均已經(jīng)在面向Xilinx SpartanⅡ芯片布局的原型系統(tǒng)中得到了實現(xiàn)，初步證實了這些方法的可擴展性和實用性。
標(biāo)簽： FPGA 布局 算法研究 軟件實現(xiàn)
上傳時間： 2013-06-21
上傳用戶：ezgame
論文設(shè)計了一種FPGA結(jié)構(gòu)描述方法，解決了FPGA建模問題。FPGA結(jié)構(gòu)描述方法包含邏輯單元信息，互連線信息等10部分。當(dāng)采用不同的FPGA芯片進行布局布線時，只需要使用結(jié)構(gòu)描述方法重新定義這種FPGA芯片的結(jié)構(gòu)，不需要改變布局布線工具。 為了配合FPGA編程下載，論文改進了劃分網(wǎng)表算法，能夠生成LUT配置信息文件。改進了布局布線算法，能夠支持更多的商用FPGA結(jié)構(gòu)特征，開發(fā)的布局布線工具在可布通性上和VPR接近，布局階段能夠減少21％的邏輯單元交換次數(shù)，它在布局布線之后生成內(nèi)部連接信息，布局信息和布線信息。這些信息提供給布局布線的下一階段編程下載必要的支持，可以生成位流文件下載到FPGA中。
上傳時間： 2013-07-29
上傳用戶：氣溫達上千萬的
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
