本文以濾波技術(shù)飛速發(fā)展，小波濾波優(yōu)越性的凸現(xiàn)，以及虛擬儀器的易操作等良好特性為背景，以簡(jiǎn)單易行和濾波效果良好為研究目的，展開(kāi)本文信號(hào)濾波處理的研究工作。 在深入研究三種小波濾波方法原理和優(yōu)缺點(diǎn)的基礎(chǔ)上，本文提出了一種新的優(yōu)化濾波方法，包括以下三個(gè)方面： 首先，將靜態(tài)小波變換(SWT)應(yīng)用于濾波處理。利用SWT的平移不變性和冗余性來(lái)進(jìn)行含噪信號(hào)的分解，這樣不僅彌補(bǔ)了正交小波變換的不足，而且提高了濾波性能。 然后，提出了基于空域相關(guān)的優(yōu)化閾值函數(shù)濾波算法。該算法把小波系數(shù)間的相關(guān)性應(yīng)用于閾值濾波。它是在構(gòu)造出基于空域相關(guān)的顯著性函數(shù)和基于顯著性函數(shù)的閾值濾波過(guò)程的基礎(chǔ)上，提出了基于空域相關(guān)的優(yōu)化閾值函數(shù)，并且把極小化廣義交叉驗(yàn)證(GCV)得到均方差(MSE)意義下的最優(yōu)閾值作用于該優(yōu)化閾值函數(shù)。該濾波算法不僅實(shí)現(xiàn)了噪聲的有效去除，而且信號(hào)的重要特征也保留完好； 最后，引入了新型鎖相環(huán)--正交鎖相環(huán)(QPLL)。鑒于QPLL不僅具有鎖定范圍寬、入鎖速度快、鎖定后精度高的性能，而且還具有良好的抑制諧波、噪聲的能力，以及對(duì)波形畸變不敏感等良好特性，所以QPLL的引入達(dá)到了信號(hào)鎖定和優(yōu)化濾波的目的，使優(yōu)化濾波方法的設(shè)計(jì)更具新意，而且取得了更好的濾波效果。 為了驗(yàn)證優(yōu)化濾波方法，本文搭建了實(shí)驗(yàn)平臺(tái)，它是由FPGA信號(hào)采集部分和LabVIEW軟件濾波處理兩個(gè)部分構(gòu)成。通過(guò)傳感器采集信號(hào)，經(jīng)過(guò)A/D轉(zhuǎn)換后送入FPGA。以FPGA為CPU控制A/D轉(zhuǎn)換，并進(jìn)行波形數(shù)據(jù)緩存，在接收到LabVIEW的命令后，將存儲(chǔ)的數(shù)據(jù)送給串口。在LabVIEW中，從串口檢測(cè)所需的波形數(shù)據(jù)，然后通過(guò)優(yōu)化濾波方法將數(shù)據(jù)進(jìn)行濾波處理，最后在前面板中把實(shí)驗(yàn)結(jié)果顯示出來(lái)。 實(shí)驗(yàn)結(jié)果表明，該優(yōu)化濾波方法不僅能實(shí)現(xiàn)優(yōu)良的濾波功能，而且簡(jiǎn)單易行，是一種有效的濾波方法。
上傳時(shí)間： 2013-07-20
上傳用戶：gokk
51單片機(jī)最最小系統(tǒng)，作為學(xué)習(xí)參考，對(duì)大家有幫助
標(biāo)簽： 51單片機(jī) 最小系統(tǒng)
上傳時(shí)間： 2013-07-28
上傳用戶：dba1592201
：嵌入式應(yīng)用技術(shù)基礎(chǔ)教程1 第1章 嵌入式應(yīng)用技術(shù)概述 第2章 嵌入式應(yīng)用技術(shù)的硬件基礎(chǔ) 第3章 高級(jí)語(yǔ)言的串行通信編程 第4章 Freescale 08系列單片機(jī)概述 第5章 HC08 CPU與匯編基礎(chǔ) 第6章 通用I/O與第一個(gè)匯編程序 第7章 08C語(yǔ)言 第8章 串行通信接口SCI與串行外設(shè)接口SPI 第9章 鍵盤中斷模塊與A/D轉(zhuǎn)換模塊 第10章 定時(shí)接口模塊
標(biāo)簽： 嵌入式 基礎(chǔ)教程 應(yīng)用技術(shù)
上傳時(shí)間： 2013-05-23
上傳用戶：cx111111
開(kāi)關(guān)電源具有體積小、重量輕、效率高、發(fā)熱量低、性能穩(wěn)定等優(yōu)點(diǎn)，廣泛應(yīng)用于電子整機(jī)與設(shè)備中，在以往的AC-DC電路中，由二極管組成的不可控整流器與電力網(wǎng)相接，為在電網(wǎng)中會(huì)產(chǎn)生大量的電流諧波和無(wú)功功率而污染電網(wǎng)，使得功率因數(shù)較低。為了提高AC-DC電路輸入端的功率因數(shù)，采用了功率因數(shù)校正。 本文采用TMS320F2812實(shí)現(xiàn)開(kāi)關(guān)電源的功率因數(shù)校正，分析了DSP實(shí)現(xiàn)功率因數(shù)校正的控制方法和具體實(shí)現(xiàn)，對(duì)于軟件中參數(shù)的標(biāo)么值實(shí)現(xiàn)進(jìn)行了理論推導(dǎo)，為了使輸出功率在輸入電壓變化的一定范圍內(nèi)保持不變，采用了前饋電壓，對(duì)于數(shù)字PI調(diào)節(jié)環(huán)采用了抑制積分飽和的方法，以防止系統(tǒng)失控。 論文中通過(guò)對(duì)AC-DC整流電路和加入Boost功率因數(shù)校正后的電路進(jìn)行了Matlab的仿真，通過(guò)輸入電壓和輸入電流波形的比較，可以很容易地看到功率因數(shù)的提高。 在具體的電路實(shí)現(xiàn)中，采用霍爾元件檢測(cè)輸入電感電流、輸入電壓和輸出電壓，經(jīng)過(guò)DSP的A/D采樣后，在DSP內(nèi)部經(jīng)過(guò)程序計(jì)算，輸出PWM波形驅(qū)動(dòng)MOSFET的開(kāi)通與關(guān)斷，使輸入電感電流波形與輸入電壓波形一致。 本文實(shí)現(xiàn)了系統(tǒng)仿真，給出了仿真波形，分析了硬件設(shè)計(jì)電路并完成了電路的局部仿真，軟件編程方面給出了主程序和各個(gè)子程序的軟件流程圖，提出了以后研究的方向。
上傳時(shí)間： 2013-06-17
上傳用戶：baobao9437
激光打標(biāo)是指利用高能量密度的激光束在物件表面作永久性標(biāo)刻。激光打標(biāo)以其“打標(biāo)速度快、性能穩(wěn)定、打標(biāo)質(zhì)量好”等優(yōu)勢(shì)，獲得了日益廣泛的應(yīng)用。傳統(tǒng)的激光打標(biāo)系統(tǒng)一般是基于ISA總線或PCI總線的，運(yùn)動(dòng)控制卡必須插在計(jì)算機(jī)的PCI插槽內(nèi)，且不支持熱捅拔，影響了控制卡的穩(wěn)定性；以單片機(jī)為主控制器的激光打標(biāo)控制卡雖然成本低、運(yùn)行可靠，但由于其運(yùn)算速度慢、存儲(chǔ)容量有限，限制了它的應(yīng)用范圍。 運(yùn)動(dòng)控制卡是激光打標(biāo)系統(tǒng)的核心組成部分。本文設(shè)計(jì)了一種新型的基于USB總線，以FPGA為主控單元的振鏡掃描式激光打標(biāo)控制卡，它利用了USB總線高速、穩(wěn)定、易用和FPGA資源豐富、處理能力強(qiáng)、易擴(kuò)展等優(yōu)點(diǎn)，將PC機(jī)強(qiáng)大的信息處理能力與運(yùn)動(dòng)控制卡的運(yùn)動(dòng)控制能力相結(jié)合，具有信息處理能力強(qiáng)、開(kāi)放程度高、使用方便的特點(diǎn)。 本文首先介紹了激光打標(biāo)的原理，激光打標(biāo)技術(shù)的發(fā)展現(xiàn)狀以及激光打標(biāo)系統(tǒng)的組成結(jié)構(gòu)。在對(duì)USB總線技術(shù)作了簡(jiǎn)要介紹后，詳細(xì)討論了激光打標(biāo)控制卡的硬件電路設(shè)計(jì)，包括USB接口電路，F(xiàn)PGA主控單元電路，D/A單元電路，存儲(chǔ)器電路，I/O接口電路等。接著對(duì)USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細(xì)設(shè)計(jì)，通過(guò)軟硬件調(diào)試，控制卡實(shí)現(xiàn)了USB通信，輸出兩路模擬信號(hào)，SRAM數(shù)據(jù)讀寫，數(shù)字量輸入輸出等功能。
標(biāo)簽： FPGA USB 激光打標(biāo)
上傳時(shí)間： 2013-04-24
上傳用戶：prczsf
現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片，并且立即投入實(shí)際應(yīng)用之中?，F(xiàn)在，F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進(jìn)行配置來(lái)支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過(guò)不同編程來(lái)配置實(shí)現(xiàn)各種邏輯功能，在IO端口中它可以通過(guò)選擇配置方式來(lái)兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路?？傮w而言，可選的I/O資源的特性包括：IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng)，目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊；同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn)，要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路，與單端標(biāo)準(zhǔn)比較，LVDS具有很多優(yōu)點(diǎn)： (1)LVDS傳輸?shù)男盘?hào)擺幅小，從而功耗低，一般差分線上電流不超過(guò)4mA，負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化，單端信號(hào)擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說(shuō)LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開(kāi)發(fā)軟件ISE，設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標(biāo)準(zhǔn)，其中包括單端標(biāo)準(zhǔn)，也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點(diǎn)可以改進(jìn)和簡(jiǎn)化系統(tǒng)級(jí)的設(shè)計(jì)，為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊(cè)描述進(jìn)行仿真驗(yàn)證，性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。
標(biāo)簽： FPGA 標(biāo)準(zhǔn) 可編程
上傳時(shí)間： 2013-05-15
上傳用戶：shawvi
隨著我國(guó)國(guó)防現(xiàn)代化建設(shè)進(jìn)程的不斷深化，MIL-STD-1553B標(biāo)準(zhǔn)總線已經(jīng)廣泛應(yīng)用于各種軍事應(yīng)用領(lǐng)域。MIL-STD-1553B標(biāo)準(zhǔn)總線是我國(guó)上世紀(jì)八十年代引進(jìn)的一種現(xiàn)代化通訊總線，國(guó)內(nèi)稱為GJB289A-97。該總線技術(shù)以其高穩(wěn)定性和使用靈活等特點(diǎn)成為現(xiàn)代航空電子綜合系統(tǒng)所廣泛采用的通訊總線技術(shù)。 1553B總線接口模塊作為總線通訊的基本單元，其性能成為影響航電綜合系統(tǒng)整體性能的一個(gè)關(guān)鍵因素。目前國(guó)內(nèi)關(guān)于1553B總線通訊模塊的對(duì)外接口類型較多，而基于嵌入式處理芯片的接口設(shè)計(jì)并不多見(jiàn)。嵌入式設(shè)備具有體積小、重量輕、實(shí)時(shí)性強(qiáng)、功耗小、穩(wěn)定性好以及接口方便等優(yōu)點(diǎn)。 基于以上考慮，論文中提出了以DSP+FPGA為平臺(tái)實(shí)現(xiàn)MIL-STD-1553B總線的收發(fā)控制，通過(guò)收發(fā)控制器和變壓器實(shí)現(xiàn)MIL-STD-1553B總線的電氣連接。根據(jù)項(xiàng)目需求，設(shè)計(jì)分為硬件和軟件兩部分完成。在對(duì)MIL-STD-1553B總線協(xié)議進(jìn)行詳細(xì)研究后提出了總體設(shè)計(jì)方案原理圖。再根據(jù)方案需求設(shè)計(jì)各功能模塊。使用硬件描述語(yǔ)言VHDL對(duì)各功能模塊進(jìn)行邏輯和行為描述，最終實(shí)現(xiàn)在FPGA中，使其能夠完成1553B數(shù)據(jù)碼的接受、發(fā)送、轉(zhuǎn)換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812，使用C語(yǔ)言進(jìn)行軟件的編譯，使其實(shí)現(xiàn)總體控制和通訊的調(diào)度等功能。 該方案經(jīng)過(guò)實(shí)際參與1553B總線通訊系統(tǒng)驗(yàn)證實(shí)驗(yàn)，證明各項(xiàng)技術(shù)指標(biāo)均達(dá)到預(yù)定的目標(biāo)，可以投入實(shí)際應(yīng)用。
上傳時(shí)間： 2013-04-24
上傳用戶：671145514
隨著社會(huì)的發(fā)展，人們對(duì)電力需求特別是電能質(zhì)量的要求越來(lái)越高。但由于非線性負(fù)荷大量使用，卻帶來(lái)了嚴(yán)重的電力諧波污染，給電力系統(tǒng)安全、穩(wěn)定、高效運(yùn)行帶來(lái)嚴(yán)重影響，給供用電設(shè)備造成危害。如何最大限度的減少諧波造成的危害，是目前電力系統(tǒng)領(lǐng)域極為關(guān)注的問(wèn)題。諧波檢測(cè)是諧波研究中重要分支，是解決其它相關(guān)諧波問(wèn)題的基礎(chǔ)。因此，對(duì)諧波的檢測(cè)和研究，具有重要的理論意義和實(shí)用價(jià)值。 目前使用的電力系統(tǒng)諧波檢測(cè)裝置，大多基于微處理器設(shè)計(jì)。微處理器是作為整個(gè)系統(tǒng)的核心，它的性能高低直接決定了產(chǎn)品性能的好壞。而這種微處理器為主體構(gòu)成的應(yīng)用系統(tǒng)，存在效率低、資源利用率低、程序指針易受干擾等缺點(diǎn)。由于微電子技術(shù)的發(fā)展，特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設(shè)計(jì)技術(shù)的發(fā)展，使得設(shè)計(jì)電力系統(tǒng)諧波檢測(cè)專用的集成電路成為可能，同時(shí)為諧波檢測(cè)裝置的硬件設(shè)計(jì)提供了一個(gè)新的發(fā)展途徑。本文目標(biāo)就是設(shè)計(jì)電力系統(tǒng)諧波檢測(cè)專用集成電路，從而可以實(shí)現(xiàn)對(duì)電力系統(tǒng)諧波的高精度檢測(cè)。采用專用集成電路進(jìn)行諧波檢測(cè)裝置的硬件設(shè)計(jì)，具有體積小，速度快，可靠性高等優(yōu)點(diǎn)，由于應(yīng)用范圍廣，需求量大，電力系統(tǒng)諧波檢測(cè)專用集成電路具有很好的應(yīng)用前景。 本文首先介紹了國(guó)內(nèi)外現(xiàn)行諧波檢測(cè)標(biāo)準(zhǔn)，調(diào)研了電力系統(tǒng)諧波檢測(cè)的發(fā)展趨勢(shì)；隨后根據(jù)裝置的功能需求，特別是依據(jù)其中諧波檢測(cè)國(guó)標(biāo)參數(shù)的測(cè)量算法，為系統(tǒng)選定了基于FPGA的SOPC設(shè)計(jì)方案。 本文分析了電力系統(tǒng)諧波檢測(cè)專用集成電路的功能模型，對(duì)專用集成電路進(jìn)行了模塊劃分。定義了各模塊的功能，并研究了模塊間的連接方式，給出了諧波檢測(cè)專用集成電路的并行結(jié)構(gòu)。設(shè)計(jì)了基于FPGA的諧波檢測(cè)專用集成電路設(shè)計(jì)和驗(yàn)證的硬件平臺(tái)。配合專用集成電路的電子設(shè)計(jì)自動(dòng)化(EDA)工具構(gòu)建了智能監(jiān)控單元專用集成電路的開(kāi)發(fā)環(huán)境。 在進(jìn)行FPGA具體設(shè)計(jì)時(shí)，根據(jù)待實(shí)現(xiàn)功能的不同特點(diǎn)，分為用戶邏輯區(qū)域和Nios處理器模塊兩個(gè)部分。用戶邏輯區(qū)域控制A/D轉(zhuǎn)換器進(jìn)行模擬信號(hào)的采樣，并對(duì)采樣得到的數(shù)字量進(jìn)行諧波分析等運(yùn)算。然后將結(jié)果存入片內(nèi)的雙口RAM中，等待Nios處理器的訪問(wèn)。Nios處理器對(duì)數(shù)據(jù)處理模塊的結(jié)果進(jìn)一步處理，得到其各自對(duì)應(yīng)的最終值，并將結(jié)果通過(guò)串行通信接口發(fā)送給上位機(jī)。 最后，對(duì)設(shè)計(jì)實(shí)體進(jìn)行了整體的編譯、綜合與優(yōu)化工作，并通過(guò)邏輯分析儀對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證。在實(shí)驗(yàn)室條件下，對(duì)監(jiān)測(cè)指標(biāo)的運(yùn)算結(jié)果進(jìn)行了實(shí)驗(yàn)測(cè)量，實(shí)驗(yàn)結(jié)果表明該監(jiān)測(cè)裝置滿足了電力系統(tǒng)諧波檢測(cè)的總體要求。
標(biāo)簽： FPGA 電力系統(tǒng) 諧波檢測(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：yw14205
隨著交通工具的迅猛發(fā)展，智能交通系統(tǒng)(Intelligent TransportationSystems，簡(jiǎn)稱ITS)在交通管理中受到廣泛的關(guān)注。而在ITS中，車牌識(shí)別(LicensePlate Recognition，簡(jiǎn)稱LPR)是其核心技術(shù)。車牌識(shí)別系統(tǒng)主要由數(shù)據(jù)采集和車牌識(shí)別算法兩個(gè)部分組成。由于車牌清晰程度、攝像機(jī)性能、氣候條件等因素的影響，牌照中的字符可能出現(xiàn)不清楚、扭曲、缺損或污跡干擾，這都給識(shí)別造成一定難度。因此，在復(fù)雜背景中快速準(zhǔn)確地進(jìn)行車牌定位成為車牌識(shí)別系統(tǒng)的難點(diǎn)。 本文研究和設(shè)計(jì)了一種集圖象采集，圖象識(shí)別，圖象傳輸?shù)扔谝惑w的實(shí)時(shí)嵌入式系統(tǒng)。該平臺(tái)包括硬件系統(tǒng)設(shè)計(jì)與應(yīng)用程序開(kāi)發(fā)兩個(gè)方面，充分利用TI公司的C6000系列DSP強(qiáng)大的并行運(yùn)算能力、以及FPGA的靈活時(shí)序邏輯控制技術(shù)，從硬件方面實(shí)現(xiàn)系統(tǒng)的高速運(yùn)行。 本文的主要工作有兩部分組成，具體如下： (1) 在硬件設(shè)計(jì)方面：實(shí)現(xiàn)由A/D、電源、FPGA、DSP以及SDRAM和FLASH所組成的車牌識(shí)別系統(tǒng)；設(shè)計(jì)并完成系統(tǒng)的原理圖和印制板圖；完成電路板調(diào)試，以及完成FPGA．在高速圖像采集中的veriIog應(yīng)用程序開(kāi)發(fā)。 (2) 在軟件開(kāi)發(fā)方面：完成Philips公司的SAA7113H的配置代碼開(kāi)發(fā)，以及DSP底層的部分驅(qū)動(dòng)程序開(kāi)發(fā)。 該系統(tǒng)能夠?qū)崿F(xiàn)25幀每秒的數(shù)字視頻流圖像數(shù)據(jù)的輸出，并由FPGA負(fù)責(zé)完成一幅720×572數(shù)據(jù)量的圖像采集。DSP負(fù)責(zé)系統(tǒng)的嵌入式操作，包括系統(tǒng)的控制和車牌識(shí)別算法的實(shí)現(xiàn)。 目前，嵌入式車牌識(shí)別系統(tǒng)硬件平臺(tái)已經(jīng)搭建成功，系統(tǒng)軟件代碼程序也已經(jīng)開(kāi)發(fā)完成。本系統(tǒng)能夠?qū)崿F(xiàn)高速圖像采集、嵌入式操作與車牌識(shí)別算法、UART數(shù)據(jù)通信等功能，具有速度快、穩(wěn)定性高、體積小、功耗低等特點(diǎn)，為車牌識(shí)別算法提供一個(gè)較好的驗(yàn)證平臺(tái)。
標(biāo)簽： FPGA DSP 車牌識(shí)別系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：yangbo69
在紡織紗線的張力測(cè)試中,為了對(duì)小張力進(jìn)行有效的測(cè)試,利用電阻應(yīng)變傳感器作為信號(hào)轉(zhuǎn)換器件,通 過(guò)對(duì)其輸出信號(hào)進(jìn)行分析,設(shè)計(jì)出相應(yīng)的小信號(hào)放大濾波電路。設(shè)計(jì)應(yīng)用了高精度斬波穩(wěn)零運(yùn)算放大器芯片 TLC2652 作為小信號(hào)放大電路的核心器件,實(shí)驗(yàn)證明其放大效果理想,并給出了相應(yīng)的實(shí)驗(yàn)數(shù)據(jù)。
標(biāo)簽： 小信號(hào) 放大 電路設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：cx111111
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
