基于VHDL語言描述的一個(gè)分頻器，根據(jù)端口值，可作為四分頻，八分頻等分頻器使用。
標(biāo)簽： VHDL 語言 分頻器
上傳時(shí)間： 2013-12-31
上傳用戶：集美慧
詞 法 分 析 器 Delphi7.0 很好的 東西 啊
標(biāo)簽： Delphi 7.0 分
上傳時(shí)間： 2013-12-18
上傳用戶：qb1993225
非整數(shù)分頻器 分頻系數(shù)為無限不循環(huán)小數(shù) vhdl
標(biāo)簽： vhdl 整數(shù) 分頻器 分頻
上傳時(shí)間： 2015-08-17
上傳用戶：cccole0605
java實(shí)現(xiàn)的小動畫＼聲音播放器＼線程競賽＼文件選擇器等小程序
標(biāo)簽： java 動畫 播放器 線程
上傳用戶：wanqunsheng
用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
標(biāo)簽： Verilog FPGA 分頻器
上傳時(shí)間： 2015-08-20
上傳用戶：songrui
windows32 匯編 8253分頻器
標(biāo)簽： windows 8253 32 匯編
上傳時(shí)間： 2013-12-01
上傳用戶：亞亞娟娟123
這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器，在運(yùn)用時(shí)，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。
標(biāo)簽： VHDL 語言 編寫 參數(shù)
上傳時(shí)間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
本文件介紹的是用VerilogHDL語言設(shè)計(jì)分頻器和32位計(jì)數(shù)器.
標(biāo)簽： VerilogHDL 語言 分頻器 計(jì)數(shù)器
上傳時(shí)間： 2013-12-15
上傳用戶：縹緲
本文主要介紹了50％占空比三分頻器的三種設(shè)計(jì)方法，并給出了圖形設(shè)計(jì)、VHDL設(shè)計(jì)、編譯結(jié)果和仿真結(jié)果。設(shè)計(jì)中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2軟件平臺上進(jìn)行。
標(biāo)簽： 三分頻 設(shè)計(jì)方法
上傳時(shí)間： 2014-01-25
上傳用戶：凌云御清風(fēng)
一個(gè)簡單的中文分詞器,java語言描述，并附帶
標(biāo)簽： java 分 語言
上傳時(shí)間： 2015-09-01
上傳用戶：caixiaoxu26
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
