學(xué)習(xí)ＦＰＧＡ的好文章，從中可以了解到如何實(shí)現(xiàn)ＦＰＧＡ最小系統(tǒng)
標(biāo)簽： FPGA 最小系統(tǒng)
上傳時(shí)間： 2013-08-16
上傳用戶：neu_liyan
:針對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)芯片的特點(diǎn),研究FPGA中雙向端口I/O的設(shè)計(jì),同時(shí)給出仿真初始化雙向端口I/O的方法。采用這種雙向端口的設(shè)計(jì)方法,選用Xilinx的Spartan2E芯片設(shè)計(jì)一個(gè)多通道圖像信號(hào)處理系統(tǒng)。
標(biāo)簽： FPGA 雙向端口
上傳時(shí)間： 2013-08-17
上傳用戶：xiaoyunyun
在ISE上可運(yùn)行次程序改程序主要用實(shí)現(xiàn)FPGA串口通信
標(biāo)簽： FPGA 串口通信
上傳用戶：franktu
6713emiftofpgatopci,這個(gè)是完整的一套從6713的emif到fpga的雙口ram，然后主機(jī)通過(guò)9054到雙口ram，交換數(shù)據(jù)完成
標(biāo)簽： 6713 emif fpga ram
上傳時(shí)間： 2013-08-18
上傳用戶：13215175592
基于Xilinx XC3S500E的FPGA最小開(kāi)發(fā)板制作的文章。
標(biāo)簽： Xilinx S500 500E FPGA
上傳時(shí)間： 2013-08-19
上傳用戶：hhkpj
異步通信串行口設(shè)計(jì)實(shí)例，很實(shí)用。比較經(jīng)典。
標(biāo)簽： FPGA-UART 異步通信 串行口 設(shè)計(jì)實(shí)例
上傳時(shí)間： 2013-08-20
上傳用戶：gundamwzc
proteus的一個(gè)小定時(shí)計(jì)時(shí)， \\r\\n\\r\\n時(shí)鐘用的是6M，有源文件自己看
標(biāo)簽： proteus 定時(shí) 計(jì)時(shí)
上傳時(shí)間： 2013-08-21
上傳用戶：1234567890qqq
用verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過(guò)
標(biāo)簽： verilog 串口 收發(fā) 數(shù)據(jù)
上傳用戶：lixinxiang
5分鐘學(xué)會(huì)使用CPLD,經(jīng)典資料，有想學(xué)習(xí)CPLD的朋友有福了
標(biāo)簽： CPLD 分
上傳時(shí)間： 2013-08-22
上傳用戶：xmsmh
基于FPGA 實(shí)現(xiàn)異步串口可以值得參考。
標(biāo)簽： FPGA 異步串口
上傳時(shí)間： 2013-08-24
上傳用戶：brain kung
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
