微電子技術(shù)的發(fā)展，特別是可編程邏輯器件的產(chǎn)生加速了電子設(shè)計技術(shù)的發(fā)展，現(xiàn)代電子設(shè)計技術(shù)的核心日趨轉(zhuǎn)向基于計算機的電子設(shè)計自動化技術(shù)，即EDA技術(shù)。EDA技術(shù)采用的自頂向下設(shè)計流程代替了原有的自下而上設(shè)計流程，縮短了集成電路的開發(fā)周期，節(jié)省了開發(fā)費用，促進(jìn)了集成電路的發(fā)展。布局布線是計算機設(shè)計自動化的一個重要環(huán)節(jié)，也是計算機輔助設(shè)計的一個重要課題，其性能的好壞直接影響到電子設(shè)計自動化技術(shù)的可靠性。 本文首先介紹了布局布線前的背景知識，然后對學(xué)術(shù)上成熟的VPR布局布線工具所采用的算法進(jìn)行了闡述，分別介紹用于布局的模擬退火算法和布線的A*迭代式迷宮搜索算法，最后重點研究了自動布線算法，并作出了以下改進(jìn)；根據(jù)FPGA布線算法的需要對雙向啟發(fā)式搜索算法進(jìn)行了相應(yīng)的理論分析及改進(jìn)；基于VPR實現(xiàn)了網(wǎng)線遞增排序方法，并與網(wǎng)線遞減排序進(jìn)行了比較；在原有的時序驅(qū)動布線啟發(fā)式函數(shù)中引入了面積約束條件以節(jié)約FPGA布線的面積。 通過對測試數(shù)據(jù)的分析比較，發(fā)現(xiàn)：引入雙向啟發(fā)式搜索算法能大大增加布線拆線的速度；遞增有序比遞減有序布線減少了運行時間；時序驅(qū)動布線算法中引入面積約束后，大大減少了布線面積。
上傳時間： 2013-07-17
上傳用戶：yxgi5
全美經(jīng)典電路分析。。。。全美經(jīng)典電路分析。。。。。
標(biāo)簽： 經(jīng)典電路 分
上傳時間： 2013-04-24
上傳用戶：portantal
作為一項正在興起的無線應(yīng)用服務(wù),無線局域網(wǎng)已在機場、校園、會議室、甚至在家庭都有所應(yīng)用.它正叩開高速無線數(shù)據(jù)業(yè)務(wù)市場的大門.目前,無線局域網(wǎng)仍處于眾多標(biāo)準(zhǔn)共存時期.每一標(biāo)準(zhǔn)的背后都有大公司或者大集團的支持.在眾多無線局域網(wǎng)協(xié)議中IEEE802.11a協(xié)議是很有特色的一個,它的優(yōu)勢在于采用了正交頻分復(fù)用(OFDM)方式來傳輸數(shù)據(jù),該技術(shù)可幫助提高速度和改進(jìn)信號質(zhì)量,并可克服干擾,因此得到眾多關(guān)注.為了讓這種高速的局域網(wǎng)真正應(yīng)用到實際中,我們的項目就是要在硬件上實現(xiàn)基于IEEE802.11a協(xié)議的OFDM系統(tǒng)的發(fā)射機和接收機,而本文的主要工作就是用FPGA實現(xiàn)這個系統(tǒng)的內(nèi)接收機.內(nèi)接收機主要包括同步估計和信道估計.但是目前OFDM系統(tǒng)中包括同步、信道編碼、信道估計、用戶檢測、降低峰均比等一些關(guān)鍵技術(shù)在具體實現(xiàn)上還存在著一些困難.許多文獻(xiàn)對這些關(guān)鍵技術(shù)基本停留在理論上的討論,與具體的實現(xiàn)還存在很大的差距.因此本文通過研究同步和信道估計的多種算法的性能和其實現(xiàn)的復(fù)雜度,提出一種適合在IEEE802.11a協(xié)議環(huán)境下的同步算法和信道估計,用FPGA加以實現(xiàn).首先本文總結(jié)了目前OFDM系統(tǒng)信道估計的算法.在此基礎(chǔ)上詳細(xì)的討論了基于IEEE802.11a協(xié)議的OFDM系統(tǒng)可以采用的信道估計方法:(1)提出了借助訓(xùn)練序列的LS估計法和LS-average估計法,分別在AWGN信道和多徑信道對這兩種方法進(jìn)行了比較,證明無論在哪種信道環(huán)境下后者性能都要好于前者.為了能夠進(jìn)一步提高信道估計器的性能,在LS-average算法的基礎(chǔ)上提出了消噪算法(NRA).(2)提出了借助導(dǎo)頻的DFT插值算法.其次本文總結(jié)了目前OFDM系統(tǒng)同步的算法.OFDM系統(tǒng)同步包括定時同步和載波同步,其中定時同步又分為符號同步和抽樣同步.本文主要是研究定時同步,而載波同步只是簡單的討論,因為在這項目中這是另有負(fù)責(zé)人.本文針對基于IEEE802.11a協(xié)議的OFDM系統(tǒng)把定時同步分為粗定時同步和細(xì)定時同步.然后分別對粗定時同步和細(xì)定時同步進(jìn)行了詳細(xì)的討論.其中對粗定時同步的方法有:利用短訓(xùn)練序列和利用循環(huán)前綴,并對這兩種方法進(jìn)行了比較.對細(xì)定時同步是利用導(dǎo)頻來跟蹤.最后根據(jù)前面兩章提出的算法所分析的結(jié)果,以及突發(fā)OFDM系統(tǒng)的信號和信道特征,選取了其中一種信道估計算法和定時同步算法,結(jié)合合作伙伴所提出的載波同步算法一起用FPGA實現(xiàn)整個基于IEEE802.11a協(xié)議的OFDM系統(tǒng)的內(nèi)接收機,并分別測試了各個模塊的性能以及綜合模塊的性能.
標(biāo)簽： 80211a 80211 IEEE FPGA
上傳時間： 2013-05-26
上傳用戶：zhengzg
數(shù)字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達(dá)到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析，并基于MATLAB平臺做了相應(yīng)的譯碼性能仿真。我們設(shè)計了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計中采用計數(shù)器、定時器等器件實現(xiàn)了可變幀長、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想，利用四個ACS模塊并行運行，加快數(shù)據(jù)處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結(jié)構(gòu)進(jìn)行優(yōu)化，防止數(shù)據(jù)讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護(hù)處理策略。我們還將設(shè)計結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實現(xiàn)。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統(tǒng)時鐘下，內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動通信系統(tǒng)。
上傳時間： 2013-06-24
上傳用戶：lingduhanya
近年來LED顯示技術(shù)發(fā)展迅速,LED全彩顯示屏得到了廣泛的應(yīng)用.LED顯示技術(shù)涵蓋了微機控制、視頻、光學(xué)、機械和數(shù)字圖像處理等多種技術(shù).針對現(xiàn)有LED顯示系統(tǒng)數(shù)據(jù)傳輸和顯示存在的缺陷和開發(fā)難度,本文提出并實現(xiàn)了一種新型的LED顯示系統(tǒng)方案.該方案把ARM處理器應(yīng)用到LED顯示屏中,采用FPGA技術(shù)開發(fā)了LED顯示屏系統(tǒng).本文主要討論了利用網(wǎng)絡(luò)傳輸LED顯示數(shù)據(jù)的實現(xiàn)方法,包括嵌入式系統(tǒng)的設(shè)計以及TCP/IP協(xié)議的實現(xiàn)等分析和設(shè)計工作.全文分為七章,首先提出現(xiàn)有LED顯示系統(tǒng)數(shù)據(jù)傳輸和顯示存在的缺陷和開發(fā)難度,然后提出新的LED顯示系統(tǒng)方案,并論證該方案的可行性.接著闡述了作者采用的嵌入式系統(tǒng)的設(shè)計方法和過程.第三章和第四章是嵌入式系統(tǒng)的設(shè)計和TCP/IP協(xié)議的實現(xiàn),其中包括硬件和軟件的設(shè)計以及嵌入式操作系統(tǒng)μ C/OS-Ⅱ的移植.詳細(xì)地分析了基于LPC2214芯片的操作系統(tǒng)移植步驟和過程.本文使用的是1wIP網(wǎng)關(guān)協(xié)議,把其應(yīng)用于μ C/OS-Ⅱ,實現(xiàn)了LED顯示屏的網(wǎng)絡(luò)通信,還分析了RTL8019芯片的工作過程,編寫了有關(guān)驅(qū)動代碼.在第五章和第六章中闡述了LED顯示屏顯示原理和利用FPGA實現(xiàn)LED顯示的驅(qū)動開發(fā)過程,利用占空比法實現(xiàn)LED顯示屏的灰度顯示,使用VHDL語言描述LED顯示屏的灰度實現(xiàn)邏輯.最后根據(jù)本文的方案實現(xiàn)了LED顯示屏的彩色顯示,通過分析比較,該方案可行并且達(dá)到了預(yù)定的要求.
標(biāo)簽： FPGA LED 嵌入式系統(tǒng) 中的應(yīng)用
上傳時間： 2013-04-24
上傳用戶：yoleeson
目前,以互聯(lián)網(wǎng)業(yè)務(wù)為代表的網(wǎng)絡(luò)應(yīng)用,正快速地向包括數(shù)據(jù)、語音、圖像的綜合寬帶多媒體方向發(fā)展,構(gòu)建寬帶化、大容量、全業(yè)務(wù)、智能化的現(xiàn)代通信網(wǎng)絡(luò)已成為大勢所趨.寬帶無線接入(BWA)憑借其組網(wǎng)快速靈活、運營維護(hù)方便及成本較低等競爭優(yōu)勢,迅速成為市場熱點,各種微波、無線通信領(lǐng)域的先進(jìn)手段和方法不斷引入,各種寬帶無線接入技術(shù)迅速涌現(xiàn).由于BWA要用于非視距傳輸,所以必須考慮無線信道的多經(jīng)效應(yīng).而OFDM技術(shù)憑借著魯棒的對抗頻率選擇性衰落能力和極高頻譜效率引起了學(xué)術(shù)界和工業(yè)界的高度重視.其基本思想是把調(diào)制在單載波上的高速串行數(shù)據(jù)流,分成多路低速的數(shù)據(jù)流,調(diào)制到多個正交載波上并行傳輸,這樣在傳輸時,雖然整個信道是頻率選擇性衰落,但是各個子信道卻是平坦衰落,有效對抗了多經(jīng)效應(yīng),同時由于各個子載波是正交的,極大提高了頻譜效率.可以預(yù)料的是,隨著通信系統(tǒng)將向基于IPv6核心網(wǎng)的全I(xiàn)P包的傳輸方向發(fā)展,越來越多的通信系統(tǒng)將具有"突發(fā)模式"的特征.本文關(guān)注的正是突發(fā)OFDM系統(tǒng)接收機設(shè)計和實現(xiàn).由于IEEE 802.11a無線局域網(wǎng)是OFDM技術(shù)第一次真正的應(yīng)用于突發(fā)系統(tǒng),實現(xiàn)了面向IP的無線寬帶傳輸,所以基于IEEE 802.11a的突發(fā)OFDM系統(tǒng)有著重要的借鑒和研究價值,本文也正是圍繞著這個中心而展開.本文的各章節(jié)安排如下:在第一章中主要介紹OFDM的技術(shù)原理和在寬帶無線接入中的應(yīng)用,同時引出本文所關(guān)注的突發(fā)OFDM接收機設(shè)計.在第二章中先介紹了相干接收和信道估計的概念,重點分析了本文所采用的WLAN信道模型和信道估計算法,然后在得到同步誤差表達(dá)式的基礎(chǔ)上,先用星座圖直觀的表現(xiàn)OFDM系統(tǒng)中各種同步誤差的影響,再從信噪比損失的角度對符種同步誤差進(jìn)行分析.第三章是本文的重點之一,在本章中對基于IEEE 802.11a的各種同步算法包括幀檢測和符號定時、載波同步和采樣時鐘同步進(jìn)行仿真和比較,并針對適合FPGA實現(xiàn)的同步算法進(jìn)行了重點的分析.第四章也是本文的重點之一,提出了整個OFDM系統(tǒng)平臺的硬件結(jié)構(gòu)和基于IEEE 802.11a的接收機FPGA設(shè)計方案,然后從整體上介紹了接收機的實現(xiàn)結(jié)構(gòu),并給出了接收機各個模塊的具體設(shè)計,最后對整個系統(tǒng)調(diào)試過程和測試結(jié)果進(jìn)行了分析.
上傳時間： 2013-04-24
上傳用戶：zhoujunzhen
本論文主要對無線擴頻集成電路設(shè)計中的信道編解碼算法進(jìn)行研究并對其FPGA實現(xiàn)思路和方法進(jìn)行相關(guān)研究。 近年來無線局域網(wǎng)IEEE802.11b標(biāo)準(zhǔn)建議物理層采用無線擴頻技術(shù)，所以開發(fā)一套擴頻通信芯片具有重大的現(xiàn)實意義。無線擴頻通信系統(tǒng)與常規(guī)通信相比，具有很強的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點。無線信道的特性較復(fù)雜，因此在無線擴頻集成電路設(shè)計中，加入信道編碼是提高芯片穩(wěn)定性的重要方法。 在了解擴頻通信基本原理的基礎(chǔ)上，本文提出了“串聯(lián)級聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級聯(lián)碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內(nèi)碼-(2，1，3)卷積碼構(gòu)成，交織則采用交織深度為4的塊交織。重點對RS碼的時域迭代譯碼算法和卷積碼的維特比譯碼算法進(jìn)行了詳細(xì)的討論，并完成信道編譯碼方案的性能仿真及用FPGA實現(xiàn)的方法。 計算機仿真的結(jié)果表明，采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號率。 本論文的內(nèi)容安排如下：第一章介紹了無線擴頻通信技術(shù)的發(fā)展?fàn)顟B(tài)以及國內(nèi)外開發(fā)擴頻通信芯片的現(xiàn)狀，并給出了本論文的研究內(nèi)容和安排。第二章主要介紹了擴頻通信的基本原理，主要包括擴頻通信的定義、理論基礎(chǔ)和分類，直接序列擴頻通信方式的數(shù)學(xué)模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級聯(lián)碼+兩次交織”，詳細(xì)討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實際參數(shù)。第五章對第四章提出的編碼方案進(jìn)行了性能仿真。第六章結(jié)合項目實際，討論了FPGA開發(fā)基帶擴頻通信系統(tǒng)的設(shè)計思路和方法。首先對FPGA開發(fā)流程以及實際開發(fā)的工具進(jìn)行了簡要的介紹，然后給出了擴頻通信系統(tǒng)的總體設(shè)計。對發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實現(xiàn)原理和方法進(jìn)行分析。第七章對論文的工作進(jìn)行總結(jié)。
標(biāo)簽： FPGA 無線擴頻 信道編解 技術(shù)研究
上傳時間： 2013-07-18
上傳用戶：hbsunhui
本文首先分析數(shù)字圖像壓縮技術(shù)的實際應(yīng)用情況，相關(guān)的DVB技術(shù)標(biāo)準(zhǔn)和測試標(biāo)準(zhǔn)ETR290，進(jìn)而提出了一個可適用于實際工作環(huán)境的語義分析模型框架；并在FPGA開發(fā)環(huán)境ISE中按照這個語義分析模型框架構(gòu)造了一個具體的VHDL模型；同時利用工具軟件Synplify和modelsim完成軟件功能和時序仿真；然后設(shè)計相應(yīng)的硬件測試平臺來驗證模塊功能。針對數(shù)字圖像技術(shù)實際應(yīng)用環(huán)境的特點，本文提出了一種構(gòu)建在嵌入式硬件平臺上的分析模塊，可實時分析MPEG-2傳輸流語法。通過連接TCP/IP網(wǎng)絡(luò)可實現(xiàn)24小時/7天長時間工作。模塊化的設(shè)計，使其可以安裝于各種設(shè)備或?qū)嶋H應(yīng)用環(huán)境中的各關(guān)鍵節(jié)點，通過網(wǎng)絡(luò)傳輸?shù)浇y(tǒng)一的服務(wù)器；同時該模塊可設(shè)置成不同的硬件觸發(fā)模式，使之成為故障傳感器。因此，該模塊適用于工程開通、快速故障監(jiān)測、長時間監(jiān)控等。通過與市場上專業(yè)測試設(shè)備性能進(jìn)行比較，在測試精確性方面不占優(yōu)勢，但在達(dá)到一定數(shù)量級的測試精度后，其廉價、簡易和無需維護(hù)的特點將呈現(xiàn)巨大的優(yōu)勢。
標(biāo)簽： FPGA MPEG 數(shù)字圖像 傳輸流
上傳時間： 2013-04-24
上傳用戶：源弋弋
LDPC(低密度奇偶校驗碼)編碼是提高通信質(zhì)量和數(shù)據(jù)傳輸速率的關(guān)鍵技術(shù)。LDPC碼應(yīng)用于實際通信系統(tǒng)是本課題的研究重點。實際通信要求在LDPC碼長盡量短、碼率盡量高及硬件可實現(xiàn)的前提下，結(jié)合連續(xù)相位MSK調(diào)制，滿足歸一化信噪比SNR=2dB時，系統(tǒng)誤碼率低于10-4。根據(jù)課題背景，本文主要研究基于FPGA的LDPC編碼器設(shè)計與實現(xiàn)。 LDPC碼的編碼復(fù)雜度往往與其幀長的平方成正比，編碼復(fù)雜度大，成為編碼硬件實現(xiàn)的一個障礙；論文針對實際系統(tǒng)的預(yù)期指標(biāo)，通過對多種矩陣構(gòu)造算法的預(yù)選方案及影響LDPC碼性能參數(shù)仿真分析，基于1/2碼率，1024和2048兩種幀長，設(shè)計了三種編碼器的備選方案，分別為直接下三角編碼器，串行準(zhǔn)循環(huán)編碼器和二階準(zhǔn)循環(huán)編碼器。 對于每種編碼器，分別設(shè)計了其整體結(jié)構(gòu)，并對每種編碼器的功能模塊進(jìn)行深入研究，設(shè)計完成后利用第3方軟件MODELSIM對編碼器進(jìn)行了時序仿真；根據(jù)時序仿真結(jié)果和綜合報告對三種編碼方案進(jìn)行比較，最終選擇串行準(zhǔn)循環(huán)編碼器作為硬件實現(xiàn)的編碼方案。 最后，在FPGA中硬件實現(xiàn)了串行準(zhǔn)循環(huán)編碼器并對其進(jìn)行測試，利用MATLAB仿真程序和串口通信工具最終驗證了這種編碼器的正確性和硬件可實現(xiàn)性。
標(biāo)簽： LDPC FPGA 編碼器 實現(xiàn)研究
上傳時間： 2013-08-02
上傳用戶：林魚2016
在機器人學(xué)的研究領(lǐng)域中，如何有效地提高機器人控制系統(tǒng)的控制性能始終是研究學(xué)者十分關(guān)注的一個重要內(nèi)容。在分析了工業(yè)機器人的發(fā)展歷程和機器人控制系統(tǒng)的研究現(xiàn)狀后，本論文的主要目標(biāo)是針對四關(guān)節(jié)實驗室機器人特有的機械結(jié)構(gòu)和數(shù)學(xué)模型，建立一個新型全數(shù)字的基于DSP和FPGA的機器人位置伺服控制系統(tǒng)的軟、硬件平臺，實現(xiàn)對四關(guān)節(jié)實驗室機器人的精確控制。 本論文從實際情況出發(fā)，首先分析了所研究的四關(guān)節(jié)實驗室機器人的本體結(jié)構(gòu)，并對其抽象簡化得到了它的運動學(xué)數(shù)學(xué)模型。在明確了實現(xiàn)機器人精確位置伺服控制的控制原理后，我們對機器人控制系統(tǒng)的諸多可行性方案進(jìn)行了充分論證，并最終決定采用了三級CPU控制的控制體系結(jié)構(gòu)：第一級CPU為上位計算機，它實現(xiàn)對機器人的系統(tǒng)管理、協(xié)調(diào)控制以及完成機器人實時軌跡規(guī)劃等控制算法的運算；第二級CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實現(xiàn)了對機器人多個關(guān)節(jié)的高速并行驅(qū)動；第三級CPU為交流伺服驅(qū)動處理器，它實現(xiàn)了機器人關(guān)節(jié)伺服電機的精確三閉環(huán)誤差驅(qū)動控制，以及電機的故障診斷和自動保護(hù)等功能。此外，我們采用比普通UART速度快得多的USB來實現(xiàn)上位計算機．與下位控制器之間的數(shù)據(jù)通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統(tǒng)的通信速度和可靠性。 機器人系統(tǒng)的軟件設(shè)計包括兩個部分：一是采用VC++實現(xiàn)的上位監(jiān)控軟件系統(tǒng)，它主要負(fù)責(zé)機器人實時軌跡規(guī)劃等控制算法的運算，同時完成用戶與機器人系統(tǒng)之間的信息交互；二是采用C語言實現(xiàn)的下位DSP控制程序，它主要負(fù)責(zé)接收上位監(jiān)控系統(tǒng)或者下位控制箱發(fā)送的控制信號，實現(xiàn)對機器人的實時驅(qū)動，同時還能夠?qū)崟r的向上位監(jiān)控系統(tǒng)或者下位控制箱反饋機器人的當(dāng)前狀態(tài)信息。 研究開發(fā)出來的四關(guān)節(jié)實驗室機器人控制器具有控制實時性好、定位精度高、運行穩(wěn)定可靠的特點，它允許用戶通過上位控制計算機實現(xiàn)對機器人的各種設(shè)定作業(yè)的控制，也可以讓用戶通過機器人控制箱現(xiàn)場對機器人進(jìn)行回零、示教等各項操作。
上傳時間： 2013-04-24
上傳用戶：極客
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
