九十三學(xué)年 度 全國大學(xué)校院嵌入式軟體設(shè)計(jì)競賽 多媒體組決賽報告書 具效能與耗電可調(diào)適性之智慧型數 位相機(jī)
標(biāo)簽： 63886 63849 64001 嵌入式
上傳時間： 2014-11-29
上傳用戶：jjj0202
使用VHDL設(shè)計(jì)一個適用於ETSI OFDM的時間和頻率同步處理器
標(biāo)簽： VHDL ETSI OFDM
上傳時間： 2015-09-21
上傳用戶：luke5347
以DSP為基礎(chǔ)之?dāng)?shù)位濾波器之設(shè)計(jì),本計(jì)劃即是利用數(shù)位訊號處理(DSP)來設(shè)計(jì)無限脈衝響應(yīng)(IIR)及有限脈衝響應(yīng)(FIR)濾波器。
標(biāo)簽： DSP IIR FIR 濾波器
上傳時間： 2013-12-25
上傳用戶：kristycreasy
這是一個修改Oreilly Java 網(wǎng)路程式設(shè)計(jì)範(fàn)例的程式 主要是將裡面的一個小程式加上視窗管理者介面方便使用 使用環(huán)境： 需有JRE的環(huán)境 path需有指到JAVA_HOME下bin/ 如環(huán)境設(shè)定OK，在windows直接點(diǎn)選執(zhí)行即可 如在其他OS(unix-like) java -jar nsLookUp.jar
標(biāo)簽： JAVA_HOME Oreilly Java path
上傳時間： 2014-01-15
上傳用戶：1966640071
一個可以計(jì)算分壓電路的源碼。 可透過輸出與輸入電壓，計(jì)算電阻的大小；或透過輸入電壓與電阻，計(jì)算最後輸出之電壓
標(biāo)簽： 分
上傳時間： 2014-12-09
上傳用戶：hoperingcong
TFT設(shè)計(jì)原理應(yīng)用設(shè)計(jì)
標(biāo)簽： TFT
上傳時間： 2014-01-13
上傳用戶：c12228
是一個用verilog寫成的加法器電路,可把七個元件加起來
標(biāo)簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
clock_spliter 採用彈性設(shè)計(jì) , 可調(diào)整週期寬度.
標(biāo)簽： clock_spliter
上傳時間： 2013-12-27
上傳用戶：TF2015
FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時應(yīng)用性能，臺灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時間： 2014-01-17
上傳用戶：ljt101007
DSP系統(tǒng)設(shè)計(jì)和BIOS編程及應(yīng)用實(shí)例-書籍光碟範(fàn)例-第5章
標(biāo)簽： BIOS DSP 系統(tǒng)
上傳時間： 2016-08-28
上傳用戶：fredguo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
