<td id="16666"></td>
本文主要研究基于FPGA的高速流水線工作方式的FFT實現(xiàn)。圍繞這個目標(biāo)利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE設(shè)計工具、modelsim仿真工具、Synplify綜合工具及MATLAB，完成了流水線工作方式的FFT中基于每一階運算單元的高效復(fù)數(shù)乘法器的設(shè)計、各階控制單元的設(shè)計、數(shù)據(jù)存儲器的設(shè)計，從而完成1024點流水線工作方式的FFT，達(dá)到工作在50MHZ時鐘頻率的設(shè)計要求。
上傳時間： 2013-04-24
上傳用戶：KSLYZ
DDS（Direct Digital Synthesis直接數(shù)字頻率合成技術(shù)）是廣泛應(yīng)用的信號生成方法，其優(yōu)點是易于程控，輸出頻率分辨率高，同時芯片的集成度高，適合于嵌入式系統(tǒng)設(shè)計。針對現(xiàn)有的壓電陶瓷電源輸出波形頻率、相位等不能程控、電路集成度不高、體積和功耗較大等問題，本文以ARM作為控制電路核心，引入DDS技術(shù)產(chǎn)生輸出的波形信號，并由集成高壓運放將波形信號提高至輸出級的電壓和功率。 在壓電陶瓷電源硬件電路中采用了模塊化設(shè)計，主要分為ARM控制電路、DDS系統(tǒng)驅(qū)動電路和波形調(diào)理電路、高壓運放電路等幾個部分。電源控制電路以三星公司的S3C2440控制器為核心，以觸摸屏作為人機(jī)輸入界面；DDS芯片選用ADI公司的AD9851，設(shè)計了DDS系統(tǒng)外圍驅(qū)動電路，濾波和信號調(diào)理電路，并應(yīng)用了將DDS與鎖相環(huán)技術(shù)相結(jié)合的雜散問題解決方案；高壓運放電路由兩級運放電路組成，采用了電壓控制型驅(qū)動原理，放大電路的核心是PA92集成高壓運放，加入了補償電路以提高系統(tǒng)的響應(yīng)帶寬，并在電源輸出設(shè)置了過電流保護(hù)和快速放電的放電回路。 電源軟件部分采用WINCE嵌入式系統(tǒng)，根據(jù)WINCE系統(tǒng)驅(qū)動架構(gòu)設(shè)計DDS芯片的流接口程序，編寫了流接口函數(shù)和配置文件，并將流驅(qū)動程序集成入WINCE系統(tǒng)；編寫了基于EVC的觸摸屏人機(jī)界面主程序，由主程序?qū)⒂脩糨斎雲(yún)?shù)轉(zhuǎn)換為DDS芯片的控制字，并采用動態(tài)加載流驅(qū)動方式將控制字送入DDS芯片實現(xiàn)了對其輸出的控制。 對電源進(jìn)行了不同典型波形輸出的測試實驗。在實驗中，測試了DDS信號波形輸出的精度和分辨率、電源動態(tài)輸出精度和對信號波形的跟隨性和響應(yīng)性能。實驗表明，壓電陶瓷電源輸出信號波形精度較高，對波形、頻率等參數(shù)改變的響應(yīng)速度快，達(dá)到電源輸出穩(wěn)定性要求。
上傳時間： 2013-04-24
上傳用戶：haoxiyizhong
隨著社會的不斷進(jìn)步，人們的生活與銀行的關(guān)系越來越密切，在銀行辦理業(yè)務(wù)占去了人們很大一部分時間，據(jù)日常生活經(jīng)驗，在銀行辦理業(yè)務(wù)的人均排隊時間達(dá)到了兩個小時，這種等待大大的影響了人們的生活質(zhì)量。為了解決這個問題，本文設(shè)計了一種具有操作方便、價格低廉等特性的銀行繳費系統(tǒng)，該系統(tǒng)以當(dāng)前強(qiáng)大的網(wǎng)絡(luò)系統(tǒng)為基礎(chǔ)，能夠讓用戶足不出戶就可以向銀行繳納水、電、燃?xì)狻㈦娫挼荣M用，極大的方便了人們的生活，具有廣泛的應(yīng)用前景。 本文首先介紹了銀行卡繳費系統(tǒng)的硬件設(shè)計方案，包括串口、JTAG、以太網(wǎng)、音頻、USB、LCD觸摸屏等接口電路的設(shè)計及各模塊之間的關(guān)聯(lián)關(guān)系；接著詳細(xì)介紹了基于單片機(jī)的磁卡讀卡器的軟、硬件工作原理，為其設(shè)計了基于串口的驅(qū)動程序；然后介紹了觸摸屏的工作原理，重點介紹了觸摸屏的校正算法。最后介紹了基于MiniGUI的繳費通系統(tǒng)軟件的設(shè)計，給出了系統(tǒng)的聯(lián)合調(diào)試結(jié)果。 本繳費系統(tǒng)使用ARM9內(nèi)核的2440處理器作為核心處理器，其主要外設(shè)有網(wǎng)卡、磁卡讀卡器和觸摸屏，其中網(wǎng)卡用于系統(tǒng)和網(wǎng)絡(luò)的連接，提供局域網(wǎng)、電話線、ADSL三種上網(wǎng)方式；讀卡器用于讀入用戶銀行卡信息；觸摸屏用于人機(jī)交互，包括用戶輸入密碼、繳費金額及向用戶顯示歷史繳費信息等功能。軟件部分底層采用嵌入式Linux操作系統(tǒng)，使用MiniGUI集成開發(fā)環(huán)境，通過觸摸屏向用戶提供友好的人機(jī)交互界面。 文章最后針對本課題的研究內(nèi)容進(jìn)行了總結(jié)，指出不足并對未來發(fā)展進(jìn)行展望。
上傳時間： 2013-05-21
上傳用戶：鳳臨西北
隨著網(wǎng)絡(luò)、通信和微電子技術(shù)的快速發(fā)展和人民物質(zhì)生活水平的提高，視頻監(jiān)控系統(tǒng)以其直觀、方便和信息內(nèi)容豐富的特點而被廣泛的應(yīng)用。本文利用ARM+DSP的雙核結(jié)構(gòu)，對基于ARM+DSP嵌入式的視頻監(jiān)控系統(tǒng)進(jìn)行了設(shè)計和研究。 本系統(tǒng)大致分成兩部分-DSP圖像采集處理部分和ARM實時控制應(yīng)用部分兩部分。子系統(tǒng)分別選用TMS320DM642和AT91RM9200作為兩部分的主控芯片，利用它們各自的優(yōu)勢在系統(tǒng)中發(fā)揮不同的功能。 DSP的圖像采集處理部分通過CCD攝像頭對特定的區(qū)域采集視頻圖像，并由視頻解碼芯片進(jìn)行視頻解碼處理。處理后的數(shù)字視頻信號放入DSP內(nèi)通過視頻運動檢測算法進(jìn)行圖像處理，以掌握是否有異常的情況發(fā)生。如果有異常情況發(fā)生，則立刻由DSP向ARM實時控制應(yīng)用部分施加中斷信號，并將識別處理后的結(jié)果全部發(fā)送過去。 ARM的實時控制應(yīng)用部分實現(xiàn)對DSP圖像采集處理部分的實時控制，實現(xiàn)支持Linux平臺的硬件架構(gòu)，實現(xiàn)網(wǎng)口、串口和USB等接口用于數(shù)據(jù)傳輸，實現(xiàn)圖像的顯示和友好的人機(jī)界而等等。ARM實時控制應(yīng)用部分本身不參與圖像識別和處理相關(guān)的算法實現(xiàn)，而只是配合DSP將圖像處理的結(jié)果顯示出來，并在恰當(dāng)?shù)臅r機(jī)觸發(fā)外部控制器實現(xiàn)一定的對外控制功能。 基于ARM+DSP架構(gòu)的視頻監(jiān)控系統(tǒng)的設(shè)計思想與實現(xiàn)原理，本系統(tǒng)分為控制模塊和視頻處理模塊，二者獨立開發(fā)和調(diào)試，通過HPI并行方式連接，提高了軟硬件任務(wù)的模塊化程度，增加了系統(tǒng)的穩(wěn)定性、可靠性和靈活性，符合嵌入式視頻監(jiān)控的功能要求，可以面對日益復(fù)雜的視頻應(yīng)用。本文還介紹了基于AT91RM9200處理器子系統(tǒng)開發(fā)板的底層BootLoader程序的開發(fā)和對Linux操作系統(tǒng)移植的過程。最后論文在設(shè)計并實現(xiàn)的基礎(chǔ)上對系統(tǒng)的改進(jìn)提出了一些新的方法和建議。
標(biāo)簽： ARMDSP 嵌入式視頻 監(jiān)控系統(tǒng)
上傳時間： 2013-06-19
上傳用戶：金宜
數(shù)字信息在有噪聲的信道中傳輸時，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達(dá)到任意小的誤碼率。采用差錯控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運用廣泛，被ITU選入第三代移動通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析，并基于MATLAB平臺做了相應(yīng)的譯碼性能仿真。我們設(shè)計了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計中采用計數(shù)器、定時器等器件實現(xiàn)了可變幀長、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想，利用四個ACS模塊并行運行，加快數(shù)據(jù)處理速度；在ACS模塊中，將路徑度量值存貯器的存儲結(jié)構(gòu)進(jìn)行優(yōu)化，防止數(shù)據(jù)讀寫的阻塞，縮短存儲器讀寫時間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長度的溢出，提出了保護(hù)處理策略。我們還將設(shè)計結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實現(xiàn)。該譯碼器芯片具有可變的碼率和幀長處理能力，可以運行于40MHZ系統(tǒng)時鐘下，內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動通信系統(tǒng)。
上傳時間： 2013-06-24
上傳用戶：lingduhanya
使用Java語言有非常多的好處，如安全的對象引用、語言級支持多線程和跨平臺等特性。但是嵌入式系統(tǒng)中Java語言的應(yīng)用卻很少見，這是由于Java如下兩方面的不足： (1)Java虛擬機(jī)實現(xiàn)需要大量的硬件資源；(2)Java語言的運行時間不可預(yù)測。 為此，本論文將實現(xiàn)一個能夠應(yīng)用在低端FPGA器件的實時Java虛擬機(jī)。論文的主要創(chuàng)新點如下： 1．使用基于堆棧的RISC模型處理器實現(xiàn)CISC模型的JVM； 2．處理器微指令無任何相關(guān)性； 3．所設(shè)計的JVM能使Java程序擁有足夠的底層訪問能力。 論文的主要內(nèi)容和工作如下： 1．制定基于堆棧的RISC結(jié)構(gòu)處理器各級結(jié)構(gòu)。 2．設(shè)計簡潔高效的處理器微指令，并且微指令能夠滿足字節(jié)碼的需要。 3．制定Java字節(jié)碼到處理器代碼的轉(zhuǎn)換關(guān)系和快速轉(zhuǎn)換結(jié)構(gòu)。 4．設(shè)計中使用高速緩存，提高運行速度。 5．優(yōu)化堆棧的硬件結(jié)構(gòu)，使得出棧入棧操作更加簡潔快速。 6．設(shè)計一系列的本地方法，使得Java程序能夠直接訪問底層資源。 7．將Java類庫使用本地方法實現(xiàn)。 8．自定義程序在內(nèi)存中的結(jié)構(gòu)，并使用裝載工具實現(xiàn)。 9．制定處理外圍數(shù)據(jù)處理機(jī)制，如IO和內(nèi)存接口10．制定中斷處理方式，并且實現(xiàn)軟中斷的機(jī)制。
上傳時間： 2013-06-11
上傳用戶：417313137
Protues使用總線方式畫電路的方法 使用教程 適合初級新手
上傳時間： 2013-05-24
上傳用戶：bcjtao
LM3S系列ADC例程：多種采樣觸發(fā)方式
上傳時間： 2013-05-29
上傳用戶：6546544
LM3S系列UART例程：以FIFO中斷方式發(fā)送
上傳時間： 2013-04-24
上傳用戶：也一樣請求
LM3S系列UART例程：以FIFO中斷方式接收
上傳時間： 2013-05-20
上傳用戶：zklh8989
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
