《計算機(jī)組成原理》是計算機(jī)系的一門核心課程。但是它涉及的知識面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學(xué)生在學(xué)習(xí)該課程時，普遍覺得內(nèi)容抽象難于理解。但借助于該計算機(jī)組成原理實驗系統(tǒng)，學(xué)生通過實驗環(huán)節(jié)，可以進(jìn)一步融會貫通學(xué)習(xí)內(nèi)容，掌握計算機(jī)各模塊的工作原理，相互關(guān)系的來龍去脈。 為了增強(qiáng)實驗系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實驗成本，我們采用FPGA芯片技術(shù)來徹底更新現(xiàn)有的計算器組成原理實驗平臺。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復(fù)編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設(shè)計概念，使實驗系統(tǒng)具有極強(qiáng)的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進(jìn)和擴(kuò)充變得十分簡易和方便，而且使學(xué)生自己設(shè)計不同的實驗變?yōu)榭赡?。計算機(jī)組成原理實驗的最終目的是讓學(xué)生能夠設(shè)計CPU，但首先，學(xué)生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計出一個教學(xué)用的以FPGA芯片為核心的硬件平臺，然后在此基礎(chǔ)上開發(fā)出VHDL部件庫及主要邏輯功能，并設(shè)計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標(biāo)準(zhǔn)化和硬件描述能力，現(xiàn)代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現(xiàn)。同時設(shè)計實驗內(nèi)容，包括時序電路的組成及控制原理實驗、八位運(yùn)算器的組成及復(fù)合運(yùn)算實驗、存儲器實驗、數(shù)據(jù)通路實驗、浮點運(yùn)算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關(guān)聯(lián)的系統(tǒng)。每個實驗先由教師講解原理及原理圖，學(xué)生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學(xué)生實驗實際上是編寫VHDL，不需要寫得很復(fù)雜，只要能調(diào)用接口，然后將程序燒入平臺，這樣既不會讓學(xué)生花太多的時間在畫電路圖上，又能讓學(xué)生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實驗要求，規(guī)劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構(gòu)成自己的實驗平臺。 其次，論文詳細(xì)的闡述了VHDL模塊化設(shè)計，如何運(yùn)用VHDL技術(shù)來依次實現(xiàn)CPU的各個功能部件。VHDL語言作為一種國際標(biāo)準(zhǔn)化的硬件描述語言，自1987年獲得IEEE批準(zhǔn)以來，經(jīng)過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設(shè)計自動化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計工具一起廣泛地進(jìn)入了數(shù)字系統(tǒng)設(shè)計與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計技術(shù)。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進(jìn)行了深入的闡述和剖析。學(xué)生需要什么樣的實驗條件，實驗內(nèi)容及步驟才能了解當(dāng)今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計，運(yùn)行原理。另外，本論文的背景是需要學(xué)生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環(huán)境下，基本上較為完整的實現(xiàn)了一個基于FPGA的實驗平臺方案。在此基礎(chǔ)上，進(jìn)行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對FPGA與VHDL標(biāo)準(zhǔn)的進(jìn)一步發(fā)展具有重要的理論和現(xiàn)實意義。
上傳時間： 2013-04-24
上傳用戶：小強(qiáng)mmmm
使用VB2008制作的串口收發(fā)工具,可以收發(fā)16進(jìn)制數(shù)據(jù),文本(支持ASCII或UNICODE編碼);具備定時自動發(fā)送功能.系統(tǒng)需要.NET FRAMWORK3.5支持.
上傳時間： 2013-04-24
上傳用戶：qq442012091
本書涉及大量豐富的、工程師所喜好的技術(shù)細(xì)節(jié)如多種不同的設(shè)計流程、工具和概念。此外本書還涵蓋了一系列技術(shù)層次相對低的主題，如基本概念等。
標(biāo)簽： FPGA 設(shè)計指南 器件 流程
上傳時間： 2013-07-20
上傳用戶：D&L37
使用Java語言有非常多的好處，如安全的對象引用、語言級支持多線程和跨平臺等特性。但是嵌入式系統(tǒng)中Java語言的應(yīng)用卻很少見，這是由于Java如下兩方面的不足： (1)Java虛擬機(jī)實現(xiàn)需要大量的硬件資源；(2)Java語言的運(yùn)行時間不可預(yù)測。 為此，本論文將實現(xiàn)一個能夠應(yīng)用在低端FPGA器件的實時Java虛擬機(jī)。論文的主要創(chuàng)新點如下： 1．使用基于堆棧的RISC模型處理器實現(xiàn)CISC模型的JVM； 2．處理器微指令無任何相關(guān)性； 3．所設(shè)計的JVM能使Java程序擁有足夠的底層訪問能力。 論文的主要內(nèi)容和工作如下： 1．制定基于堆棧的RISC結(jié)構(gòu)處理器各級結(jié)構(gòu)。 2．設(shè)計簡潔高效的處理器微指令，并且微指令能夠滿足字節(jié)碼的需要。 3．制定Java字節(jié)碼到處理器代碼的轉(zhuǎn)換關(guān)系和快速轉(zhuǎn)換結(jié)構(gòu)。 4．設(shè)計中使用高速緩存，提高運(yùn)行速度。 5．優(yōu)化堆棧的硬件結(jié)構(gòu)，使得出棧入棧操作更加簡潔快速。 6．設(shè)計一系列的本地方法，使得Java程序能夠直接訪問底層資源。 7．將Java類庫使用本地方法實現(xiàn)。 8．自定義程序在內(nèi)存中的結(jié)構(gòu)，并使用裝載工具實現(xiàn)。 9．制定處理外圍數(shù)據(jù)處理機(jī)制，如IO和內(nèi)存接口10．制定中斷處理方式，并且實現(xiàn)軟中斷的機(jī)制。
上傳時間： 2013-06-11
上傳用戶：417313137
PCB特性阻抗計算工具：用于射頻電路，高速數(shù)字電路中傳輸線阻抗的計算
上傳時間： 2013-07-02
上傳用戶：abc123456.
Cadence 軟件是我們公司統(tǒng)一使用的原理圖設(shè)計、PCB 設(shè)計、高速仿真、自動布線的EDA 工具。本篇 Cadence 使用手冊是一本基于Allegro SPB V15.2 版本的Cadence 軟件的基礎(chǔ)使用手冊，包括原理圖設(shè)計、 PCB 設(shè)計、高速仿真、約束管理器、自動布線五個方面的內(nèi)容，是一個入門級的教材。通過這本手冊旨在 讓新進(jìn)員工能掌握Cadence 的基本使用方法，能獨(dú)立進(jìn)行原理圖及PCB 的設(shè)計，了解自動布線、約束管理 器的使用，熟悉高速仿真的過程，并對公司的EDA 流程有全面的了解。
上傳時間： 2013-04-24
上傳用戶：天天天天
C240x/28xx 通用Flash燒寫工具,已經(jīng)經(jīng)過測試，燒寫比較方便實用，解決FLASH燒寫問題。-???????????
上傳時間： 2013-07-04
上傳用戶：1670240556
photoshop 7.0 實用基礎(chǔ)工具，詳細(xì)講解了ps中有關(guān)工具的使用方法和使用范圍，對于新學(xué)者有較大的幫助。
上傳時間： 2013-05-31
上傳用戶：zhf1234
包含labview2010的激活工具；下載后右擊選擇安裝目錄內(nèi)licence manager 里的lisence 文件
上傳時間： 2013-04-24
上傳用戶：JANEM
protel鼠標(biāo)增強(qiáng)工具2.0 修正了一些補(bǔ)丁
上傳時間： 2013-06-28
上傳用戶：527098476
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
