亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

寫作段落講解

  • 利用89s51去寫結構化keil-C 4x4鍵盤掃描+LCD螢幕顯示 HW01:四則運算+時鍾顯示 HW02:頻率偵測器 ps.鍵盤掃描不是利用延遲作彈跳(推薦)

    利用89s51去寫結構化keil-C 4x4鍵盤掃描+LCD螢幕顯示 HW01:四則運算+時鍾顯示 HW02:頻率偵測器 ps.鍵盤掃描不是利用延遲作彈跳(推薦)

    標簽: keil-C 89s51 HW 4x4

    上傳時間: 2014-11-22

    上傳用戶:zycidjl

  • 一個字符的加 密解 密程序的一段代碼,可以讓有需要的新手作個參考.

    一個字符的加 密解 密程序的一段代碼,可以讓有需要的新手作個參考.

    標簽: 字符 代碼 程序

    上傳時間: 2017-07-31

    上傳用戶:gut1234567

  • @@ 高保真膽機制作詳解 213頁 36.0M.pdf

    電子管及音響相關專輯@@ 高保真膽機制作詳解 213頁 36.0M.pdf

    標簽:

    上傳時間: 2014-05-05

    上傳用戶:時代將軍

  • @@ 高保真膽機制作詳解 213頁 36.0M.pdf

    音響相關相關專輯@@ 高保真膽機制作詳解 213頁 36.0M.pdf

    標簽:

    上傳時間: 2014-05-05

    上傳用戶:時代將軍

  • 高保真膽機制作詳解

    高保真膽機制作詳解高保真膽機制作詳解

    標簽: 膽機制作

    上傳時間: 2022-01-17

    上傳用戶:

  • IEEE 802.11信道編解碼及交織解交織的FPGA實現

    隨著糾錯編碼理論研究的不斷深入,糾錯碼的實際應用越來越廣泛。卷積碼作為其中重要的一種,已被大多數通信系統所采用。(2,1,7)卷積碼是一種短約束長度最佳碼,編、譯碼器易于實現,且具有較強的糾錯能力。 本文研究了IEEE 802.11協議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實現問題。 首先介紹了IEEE 802.11無線局域網標準及規范,然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設計方法,接著通過對(2,1,7)卷積碼特點的具體分析,吸取目前Viterbi譯碼算法和交織解交織算法的優點,采取一系列的改進措施,基于FPGA實現了IEEE 802.11信道編解碼及交織和解交織系統。這些改進措施包括采用并行FIFO、改進的ACS 單元、流水式塊處理結構、改進的SMDO方法、雙重交織策略,使得在同樣時鐘速率下,系統的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號EP1C6Q240C8)器件上進測試,并對測試結果作了簡單分析。

    標簽: 802.11 IEEE FPGA 信道

    上傳時間: 2013-05-25

    上傳用戶:00.00

  • Keil C51使用詳解

    Keil C51使用詳解Keil C51 是美國Keil Software 公司出品的51 系列兼容單片機C 語言軟件開發系統,與匯編相比,C 語言在功能上、結構性、可讀性、可維護性上有明顯的優勢,因而易學易用。用過匯編語言后再使用C 來開發,體會更加深刻。Keil C51 軟件提供豐富的庫函數和功能強大的集成開發調試工具,全Windows界面。另外重要的一點,只要看一下編譯后生成的匯編代碼,就能體會到Keil C51生成的目標代碼效率非常之高,多數語句生成的匯編代碼很緊湊,容易理解。在開發大型軟件時更能體現高級語言的優勢。下面詳細介紹 Keil C51 開發系統各部分功能和使用。第二節 Keil C51 單片機軟件開發系統的整體結構C51 工具包的整體結構,如圖(1)所示,其中uVision 與Ishell 分別是C51 forWindows 和for Dos 的集成開發環境(IDE),可以完成編輯、編譯、連接、調試、仿真等整個開發流程。開發人員可用IDE 本身或其它編輯器編輯C 或匯編源文件。然后分別由C51 及A51 編譯器編譯生成目標文件(.OBJ)。目標文件可由LIB51 創建生成庫文件,也可以與庫文件一起經L51 連接定位生成絕對目標文件(.ABS)。ABS 文件由OH51 轉換成標準的Hex 文件,以供調試器dScope51 或tScope51 使用進行源代碼級調試,也可由仿真器使用直接對目標板進行調試,也可以直接寫入程序存貯器如EPROM 中。圖(1) C51 工具包整體結構圖第三節 Keil C51 工具包的安裝81. C51 for Dos在 Windows 下直接運行軟件包中DOS\C51DOS.exe 然后選擇安裝目錄即可。完畢后欲使系統正常工作須進行以下操作(設C:\C51 為安裝目錄):修改 Autoexec.bat,加入path=C:\C51\BinSet C51LIB=C:\C51\LIBSet C51INC=C:\C51\INC然后運行Autoexec.bat2. C51 for Windows 的安裝及注意事項:在 Windows 下運行軟件包中WIN\Setup.exe,最好選擇安裝目錄與C51 for Dos相同,這樣設置最簡單(設安裝于C:\C51 目錄下)。然后將軟件包中crack 目錄中的文件拷入C:\C51\Bin 目錄下。第四節 Keil C51 工具包各部分功能及使用簡介1. C51 與A51(1) C51C51 是C 語言編譯器,其使用方法為:C51 sourcefile[編譯控制指令]或者 C51 @ commandfile其中 sourcefile 為C 源文件(.C)。大量的編譯控制指令完成C51 編譯器的全部功能。包控C51 輸出文件C.LST,.OBJ,.I 和.SRC 文件的控制。源文件(.C)的控制等,詳見第五部分的具體介紹。而 Commandfile 為一個連接控制文件其內容包括:.C 源文件及各編譯控制指令,它沒有固定的名字,開發人員可根據自己的習慣指定,它適于用控制指令較多的場合。(2) A51A51 是匯編語言編譯器,使用方法為:9A51 sourcefile[編譯控制指令]或 A51 @ commandfile其中sourcefile 為匯編源文件(.asm或.a51),而編譯控制指令的使用與其它匯編如ASM語言類似,可參考其他匯編語言材料。Commandfile 同C51 中的Commandfile 類似,它使A51 使用和修改方便。2. L51 和BL51(1) L51L51 是Keil C51 軟件包提供的連接/定位器,其功能是將編譯生成的OBJ 文件與庫文件連接定位生成絕對目標文件(.ABS),其使用方法為:L51 目標文件列表[庫文件列表] [to outputfile] [連接控制指令]或 L51 @Commandfile源程序的多個模塊分別經 C51 與A51 編譯后生成多個OBJ 文件,連接時,這些文件全列于目標文件列表中,作為輸入文件,如果還需與庫文件(.LiB)相連接,則庫文件也必須列在其后。outputfile 為輸文件名,缺少時為第一模塊名,后綴為.ABS。連接控制指令提供了連接定位時的所有控制功能。Commandfile 為連接控制文件,其具體內容是包括了目標文件列表,庫文件列表及輸出文件、連接控制命令,以取代第一種繁瑣的格式,由于目標模塊庫文件大多不止1 個,因而第2 種方法較多見,這個文件名字也可由使用者隨意指定。(2) Bl51BL51 也是C51 軟件包的連接/定位器,其具有L51 的所有功能,此外它還具有以下3 點特別之處:a. 可以連接定位大于64kBytes 的程序。b. 具有代碼域及域切換功能(CodeBanking & Bank Switching)c. 可用于RTX51 操作系統RTX51 是一個實時多任務操作系統,它改變了傳統的編程模式,甚至不必用main( )函數,單片機系統軟件向RTOS 發展是一種趨勢,這種趨勢對于186 和38610及68K 系列CPU 更為明顯和必須,對8051 因CPU 較為簡單,程序結構等都不太復雜,RTX51 作用顯得不太突出,其專業版軟件PK51 軟件包甚至不包括RTX51Full,而只有一個RTX51TINY 版本的RTOS。RTX51 TINY 適用于無外部RAM 的單片機系統,因而可用面很窄,在本文中不作介紹。Bank switching 技術因使用很少也不作介紹。3. DScope51,Tscope51 及Monitor51(1) dScope51dScope51 是一個源級調試器和模擬器,它可以調試由C51 編譯器、A51 匯編器、PL/M-51 編譯器及ASM-51 匯編器產生的程序。它不需目標板(for windows 也可通過mon51 接目標板),只能進行軟件模擬,但其功能強大,可模擬CPU 及其外圍器件,如內部串口,外部I/O 及定時器等,能對嵌入式軟件功能進行有效測試。

    標簽: Keil C51 使用詳解

    上傳時間: 2013-11-01

    上傳用戶:zhouxuepeng1

  • Verilog_HDL的基本語法詳解(夏宇聞版)

            Verilog_HDL的基本語法詳解(夏宇聞版):Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說,既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種:   系統級(system):用高級語言結構實現設計模塊的外部性能的模型。   算法級(algorithm):用高級語言結構實現設計算法的模型。   RTL級(Register Transfer Level):描述數據在寄存器之間流動和如何處理這些數據的模型。   門級(gate-level):描述邏輯門以及邏輯門之間的連接的模型。   開關級(switch-level):描述器件中三極管和儲存節點以及它們之間連接的模型。   一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的,每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路,而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計,并對所作設計的邏輯電路進行嚴格的驗證。   Verilog HDL行為描述語言作為一種結構化和過程性的語言,其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能:   · 可描述順序執行或并行執行的程序結構。   · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。   · 通過命名的事件來觸發其它過程里的激活行為或停止行為。   · 提供了條件、if-else、case、循環程序結構。   · 提供了可帶參數且非零延續時間的任務(task)程序結構。   · 提供了可定義新的操作符的函數結構(function)。   · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。   · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能:   - 提供了完整的一套組合型原語(primitive);   - 提供了雙向通路和電阻器件的原語;   - 可建立MOS器件的電荷分享和電荷衰減動態模型。   Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中,提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度,可以通過設定寬范圍的模糊值來降低不確定條件的影響。   Verilog HDL作為一種高級的硬件描述編程語言,有著類似C語言的風格。其中有許多語句如:if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎,那么學習Verilog HDL并不困難,我們只要對Verilog HDL某些語句的特殊方面著重理解,并加強上機練習就能很好地掌握它,利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。

    標簽: Verilog_HDL

    上傳時間: 2013-11-23

    上傳用戶:青春給了作業95

  • Verilog_HDL的基本語法詳解(夏宇聞版)

            Verilog_HDL的基本語法詳解(夏宇聞版):Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說,既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種:   系統級(system):用高級語言結構實現設計模塊的外部性能的模型。   算法級(algorithm):用高級語言結構實現設計算法的模型。   RTL級(Register Transfer Level):描述數據在寄存器之間流動和如何處理這些數據的模型。   門級(gate-level):描述邏輯門以及邏輯門之間的連接的模型。   開關級(switch-level):描述器件中三極管和儲存節點以及它們之間連接的模型。   一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的,每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路,而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計,并對所作設計的邏輯電路進行嚴格的驗證。   Verilog HDL行為描述語言作為一種結構化和過程性的語言,其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能:   · 可描述順序執行或并行執行的程序結構。   · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。   · 通過命名的事件來觸發其它過程里的激活行為或停止行為。   · 提供了條件、if-else、case、循環程序結構。   · 提供了可帶參數且非零延續時間的任務(task)程序結構。   · 提供了可定義新的操作符的函數結構(function)。   · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。   · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能:   - 提供了完整的一套組合型原語(primitive);   - 提供了雙向通路和電阻器件的原語;   - 可建立MOS器件的電荷分享和電荷衰減動態模型。   Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中,提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度,可以通過設定寬范圍的模糊值來降低不確定條件的影響。   Verilog HDL作為一種高級的硬件描述編程語言,有著類似C語言的風格。其中有許多語句如:if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎,那么學習Verilog HDL并不困難,我們只要對Verilog HDL某些語句的特殊方面著重理解,并加強上機練習就能很好地掌握它,利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。

    標簽: Verilog_HDL

    上傳時間: 2014-12-04

    上傳用戶:cppersonal

  • PSP YDICT ver0.3 改進的功能 1。在《牛津現代英漢雙解詞典》中

    PSP YDICT ver0.3 改進的功能 1。在《牛津現代英漢雙解詞典》中,正確顯示音標。 (對YDICT ver0.2版本的《牛津現代英漢雙解詞典》的詞庫,作了部分修正。) 2。在單詞右側標示出不同難度,CET4,CET6,TOEFL,GRE,方便記憶。 CET4及以下難度,綠色標記 CET6, 淺藍色標記 TOEFL, 黃色標記 GRE, 紫色標記 3。可以標記已查過的單詞,翻閱已查單詞。類似標簽功能。 在當前單詞的解釋最后一頁,按一次“X”鍵,可以標記單詞。被標記的單詞顯示背景色。 再按一次“X”鍵,可以再次標記單詞,背景色加亮。 再按一次“X”鍵,取消標記。 “L”鍵,“R”鍵,在已標記單詞中前后翻頁。 4。更方便的顯示方式,翻閱單詞列表時,直接顯示單詞解釋。

    標簽: YDICT PSP 0.3 ver

    上傳時間: 2015-05-21

    上傳用戶:妄想演繹師

主站蜘蛛池模板: 祁门县| 南木林县| 清丰县| 万宁市| 门头沟区| 科技| 普兰店市| 新晃| 济宁市| 宁津县| 凌海市| 呈贡县| 邓州市| 甘南县| 尼木县| 客服| 新建县| 康马县| 普格县| 大田县| 巨鹿县| 彩票| 兴城市| 五河县| 平安县| 阳城县| 民权县| 浪卡子县| 汪清县| 哈密市| 四平市| 陆良县| 丰都县| 西充县| 海安县| 乐亭县| 定日县| 普洱| 南丹县| 运城市| 天长市|