專輯類-電子工藝-質(zhì)量及可靠性相關(guān)專輯-80冊(cè)-9020M 半導(dǎo)體製程概論-20.8M-ppt版.zip
上傳時(shí)間： 2013-07-25
上傳用戶：nanxia
高中壓斷路器是電力系統(tǒng)中最重要的開關(guān)設(shè)備，用高中壓斷路器保護(hù)電力系統(tǒng)至今已經(jīng)歷了一段漫長(zhǎng)歷史。從最初的油斷路器發(fā)展到壓縮空氣斷路器，再到目前作為無油化開關(guān)的真空斷路器和SF6斷路器。其中真空斷路器以其小型化和高可靠性等優(yōu)點(diǎn)，已在高中壓領(lǐng)域得到愈來愈廣泛的應(yīng)用。作為真空斷路器的核心部件，真空滅弧室的研究和開發(fā)顯得尤為重要。 真空滅弧室的小型化是國(guó)外關(guān)注的問題，我國(guó)很多相關(guān)的研究所和高等院校都曾作過不少研制工作，研究的方向是采用各種縱向磁場(chǎng)結(jié)構(gòu)電極的真空滅弧室和尋求新的觸頭材料。由于縱向磁場(chǎng)結(jié)構(gòu)的電極開斷能力強(qiáng)，在額定短路開斷電流、設(shè)計(jì)裕度和工藝水平相同的情況下，縱向磁場(chǎng)的電極比橫向磁場(chǎng)的電極小得多。因此，采用縱向磁場(chǎng)結(jié)構(gòu)電極的真空滅弧室可以縮小整體尺寸。 本設(shè)計(jì)從真空滅弧室的具體模型出發(fā)，應(yīng)用ANSYS8.1的電磁場(chǎng)分析軟件，對(duì)600A的真空滅弧室觸頭間的縱磁場(chǎng)進(jìn)行計(jì)算與分析，可得到接近實(shí)際的動(dòng)、靜觸頭電流流向矢量分布圖，線圈磁感應(yīng)強(qiáng)度與線圈幾何尺寸的關(guān)系，觸頭開距對(duì)磁場(chǎng)分布的影響及電弧在不同位置時(shí)的受力分析等。由不同線圈截面積與縱磁磁場(chǎng)強(qiáng)度的關(guān)系分布，可得出在分?jǐn)嚯娏鞑蛔兊那闆r下，線圈愈小磁場(chǎng)強(qiáng)度愈強(qiáng)。由觸頭開距與磁場(chǎng)強(qiáng)度的關(guān)系，可見觸頭間距越小，兩觸頭間越能獲得較大的磁感應(yīng)強(qiáng)度。對(duì)真空滅弧室極問磁場(chǎng)分布以及電弧在觸頭上不同位置受力進(jìn)行分析，結(jié)果表明隨著磁感應(yīng)強(qiáng)度變小，電弧受力也相對(duì)的變小。 通過ANSYS仿真分析，為真空斷路器滅弧室的設(shè)計(jì)提供了比較準(zhǔn)確的數(shù)據(jù)資料。進(jìn)而使產(chǎn)品的設(shè)計(jì)、開發(fā)建立在較為科學(xué)的基礎(chǔ)上，為產(chǎn)品實(shí)際研制提供理論依據(jù)。
上傳時(shí)間： 2013-06-20
上傳用戶：dba1592201
《單片機(jī)程序設(shè)計(jì)技術(shù)》周航慈 北航出版的 側(cè)重講寫程序的思想和方法很不錯(cuò) 絕版的書哦，當(dāng)當(dāng)，卓越都缺貨了
標(biāo)簽： 單片機(jī) 應(yīng)用程序 設(shè)計(jì)技術(shù)
上傳時(shí)間： 2013-05-19
上傳用戶：zl123!@#
一個(gè)采用.NET SOCKET技術(shù)的在聊天室
上傳時(shí)間： 2013-04-24
上傳用戶：mopdzz
本文內(nèi)容來源于實(shí)際工程項(xiàng)目，屬于FPGA技術(shù)在航空電子系統(tǒng)中的應(yīng)用范疇。該項(xiàng)目的主要任務(wù)是通過設(shè)計(jì)—總線適配器將嵌入式航路控制器接入航電總線，使之成為航空電子系統(tǒng)的一部分。本文主要介紹航電總線適配器的設(shè)計(jì)，包括總線適配器接口協(xié)議分析、系統(tǒng)總體規(guī)劃、主控制器的FPGA實(shí)現(xiàn)、硬件設(shè)計(jì)和軟件設(shè)計(jì)等內(nèi)容。 首先，本立在對(duì)項(xiàng)目背景、項(xiàng)目需求和總線適配器接口協(xié)議進(jìn)行分析的基礎(chǔ)上，規(guī)劃了系統(tǒng)的總體結(jié)構(gòu)。并且根據(jù)此系統(tǒng)結(jié)構(gòu)制定了相應(yīng)的轉(zhuǎn)換協(xié)議，以規(guī)范數(shù)據(jù)傳輸。其次，根據(jù)系統(tǒng)設(shè)計(jì)要求選擇主控制器和外圍器件，并以此搭建硬件平臺(tái)，完成系統(tǒng)硬件設(shè)計(jì)。本部分內(nèi)容包括主控制器的FPGA實(shí)現(xiàn)分析以及系統(tǒng)硬件各功能模塊如MIL-STD-1553B協(xié)議控制器模塊、RS-422電平轉(zhuǎn)換模塊、FPGA配置模塊和電源模塊等的設(shè)計(jì)。最后介紹了系統(tǒng)的軟件開發(fā)，此部分主要完成了軟件的總體設(shè)計(jì)、功能模塊的劃分以及各功能模塊的軟件實(shí)現(xiàn)，包括BU-61580接口模塊、異步串口模塊和協(xié)議控制模塊等的具體設(shè)計(jì)。
上傳時(shí)間： 2013-05-22
上傳用戶：小強(qiáng)mmmm
本文結(jié)合目前國(guó)內(nèi)外航電數(shù)據(jù)處理系統(tǒng)的發(fā)展概況，設(shè)計(jì)了一款集數(shù)據(jù)采集、處理、控制及傳輸于一體的航電處理系統(tǒng)。文章首先深入研究了自適應(yīng)濾波器原理，分析了LMS算法性能，著重從影響算法性能的因素入手，通過分析仿真，改進(jìn)...
標(biāo)簽： FPGA 數(shù)據(jù)處理 傳輸系統(tǒng)
上傳時(shí)間： 2013-07-18
上傳用戶：wuyuying
本文結(jié)合目前國(guó)內(nèi)外航電數(shù)據(jù)處理系統(tǒng)的發(fā)展概況，設(shè)計(jì)了一款集數(shù)據(jù)采集、處理、控制及傳輸于一體的航電處理系統(tǒng)。文章首先深入研究了自適應(yīng)濾波器原理，分析了LMS算法性能，著重從影響算法性能的因素入手，通過分析仿真，改進(jìn)算法，提升了算法性能，給出仿真結(jié)果分析，并設(shè)計(jì)應(yīng)用于系統(tǒng)之中；其次介紹了ARINC-429航空總線和RS-422串行總線的信息標(biāo)準(zhǔn)和傳輸格式。在此基礎(chǔ)上，設(shè)計(jì)了基于FPGA的解決航電系統(tǒng)數(shù)據(jù)采集、濾波處理、控制傳輸和復(fù)雜非線性運(yùn)算的一體化實(shí)現(xiàn)方案。選用XILINX公司的FPGA，實(shí)現(xiàn)了航電數(shù)據(jù)采集、傳輸和控制，集成了ARlNC-429和RS-422兩種通信接口，實(shí)現(xiàn)了總線冗余，并實(shí)現(xiàn)了數(shù)據(jù)濾波和相應(yīng)的算法處理。最后，在實(shí)驗(yàn)室環(huán)境下，對(duì)每個(gè)模塊分別進(jìn)行了軟硬件測(cè)試。
標(biāo)簽： FPGA 數(shù)據(jù)處理 傳輸系統(tǒng)
上傳時(shí)間： 2013-07-01
上傳用戶：R50974
NI MultiSIM 10(V10.0.144)電子仿真軟件漢化文件
上傳時(shí)間： 2013-10-19
上傳用戶：saharawalker
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場(chǎng)合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請(qǐng)注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡(jiǎn)介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶：蒼山觀海
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
