四路搶答器的設計和制作,搶答用的
標簽： 四路搶答器
上傳時間： 2013-11-02
上傳用戶：ouyangmark
第一章 序論……………………………………………………………6 1- 1 研究動機…………………………………………………………..7 1- 2 專題目標…………………………………………………………..8 1- 3 工作流程…………………………………………………………..9 1- 4 開發環境與設備…………………………………………………10 第二章 德州儀器OMAP 開發套件…………………………………10 2- 1 OMAP介紹………………………………………………………10 2-1.1 OMAP是什麼?…….………………………………….…10 2-1.2 DSP的優點……………………………………………....11 2- 2 OMAP Architecture介紹………………………………………...12 2-2-1 OMAP1510 硬體架構………………………………….…12 2-2.2 OMAP1510軟體架構……………………………………...12 2-2.3 DSP / BIOS Bridge簡述…………………………………...13 2- 3 TI Innovator套件 -- OMAP1510 ……………………………..14 2-2.1 General Purpose processor -- ARM925T………………...14 2-2.2 DSP processor -- TMS320C55x …………………………15 2-2.3 IDE Tool – CCS …………………………………………15 2-2.4 Peripheral ………………………………………………..16 第三章 在OMAP1510上建構Embedded Linux System…………….17 3- 1 嵌入式工具………………………………………………………17 3-1.1 嵌入式程式開發與一般程式開發之不同………….….17 3-1.2 Cross Compiling的GNU工具程式……………………18 3-1.3 建立ARM-Linux Cross-Compiling 工具程式………...19 3-1.4 Serial Communication Program………………………...20 3- 2 Porting kernel………………………………………………….…21 3-2.1 Setup CCS ………………………………………….…..21 3-2.2 編譯及上傳Loader…………………………………..…23 3-2.3 編譯及上傳Kernel…………………………………..…24 3- 3 建構Root File System………………………………………..…..26 3-3.1 Flash ROM……………………………………………...26 3-3.2 NFS mounting…………………………………………..27 3-3.3 支援NFS Mounting 的kernel…………………………..27 3-3.4 提供NFS Mounting Service……………………………29 3-3.5 DHCP Server……………………………………………31 3-3.6 Linux root 檔案系統……………………………….…..32 3- 4 啟動及測試Innovator音效裝置…………………………..…….33 3- 5 建構支援DSP processor的環境…………………………...……34 3-5.1 Solution -- DSP Gateway簡介……………………..…34 3-5.2 DSP Gateway運作架構…………………………..…..35 3- 6 架設DSP Gateway………………………………………….…36 3-6.1 重編kernel……………………………………………...36 3-6.2 DEVFS driver…………………………………….……..36 3-6.3 編譯DSP tool和API……………………………..…….37 3-6.4 測試……………………………………………….…….37 第四章 MP3 Player……………………………………………….…..38 4- 1 MP3 介紹………………………………………………….…….38 4- 2 MP3 壓縮原理……………………………………………….….39 4- 3 Linux MP3 player – splay………………………………….…….41 4.3-1 splay介紹…………………………………………….…..41 4.3-2 splay 編譯………………………………………….…….41 4.3-3 splay 的使用說明………………………………….……41 第五章 程式改寫………………………………………………...…...42 5-1 程式評估與改寫………………………………………………...…42 5-1.1 Inter-Processor Communication Scheme…………….....42 5-1.2 ARM part programming……………………………..…42 5-1.3 DSP part programming………………………………....42 5-2 程式碼………………………………………………………..……43 5-3 雙處理器程式開發注意事項…………………………………...…47 第六章 效能評估與討論……………………………………………48 6-1 速度……………………………………………………………...48 6-2 CPU負載………………………………………………………..49 6-3 討論……………………………………………………………...49 6-3.1分工處理的經濟效益………………………………...49 6-3.2音質v.s 浮點與定點運算………………………..…..49 6-3.3 DSP Gateway架構的限制………………………….…50 6-3.4減少IO溝通……………….………………………….50 6-3.5網路掛載File System的Delay…………………..……51 第七章 結論心得…
上傳時間： 2013-10-14
上傳用戶：a471778
摘 要:能夠實現搶答器功能的方式有多種,可以采用前期的模擬電路、數字電路或模擬與數字電路相結合的方式。近年來隨著科技的飛速發展,單片機的應用正在不斷深入,同時帶動傳統控制檢測日新月異更新。介紹一種利用微電腦芯片作為核心部件進行邏輯控制及信號產生的單片機技術和C語言編程設計的9路多功能智力競賽搶答器。關鍵詞:PLC;單片機;搶答器;設計
上傳時間： 2013-11-15
上傳用戶：pzw421125
PCA9546A 是一款I2C 多路復用器和開關，能實現I2C 總線擴展、電平轉換及總線功能恢復
上傳時間： 2013-11-07
上傳用戶：jesuson
PCA9544A 是NXP 公司生產的I2C 總線多路復用器，通過該器件可以將一路I2C 總線擴展為4 路I2C 總線。將1 路上行SDA/SCL 通道擴展為4 路下行通道。通過對內部可編程寄存器進行配置，在同一時間可以任意選擇一對SCx/SDx 線。器件擁有四路輸入中斷，INT0到INT3，分別對應著四路下行通道。該器件還有一個輸出中斷，輸出中斷的狀態由四個輸入中斷通過“與”邏輯控制。
上傳時間： 2013-11-17
上傳用戶：woshinimiaoye
PCA9546A 是一款I2C 多路復用器和開關，能實現I2C 總線擴展、電平轉換及總線功能恢復
上傳時間： 2013-12-02
上傳用戶：myworkpost
PCA9547 是一款通過I2C 總線控制的八進制雙向轉換開關。它的每對SCL/ SDA 上行通道可以擴展為八對下行通道。但在某一時刻，由可編程控制寄存器中的內容來決定只有一路SCx/SDx 被選擇。由多路復用器的通門，VDD 管腳可以用來限制PCA9547 通過的最高電壓，這使得每一對SCL/SDA 可以使用不同的總線電壓，因此1.8V、2.5V 或3.3V 的器件都可以在無其它保護的情況下與5V 的器件進行通信。它的外部上拉電阻將總線拉高至每個通道所要求的電壓電平，所有I/O 管腳都可以承受5V 的電壓。設備上電時由通道0 連接，并且允許主機和下行設備進行直接的通信
上傳時間： 2014-12-28
上傳用戶：sunshine1402
PCA9548A 是一款通過I2C 總線控制的八進制雙向轉換開關。它的每對SCL/ SDA 上行通道可以擴展為八對下行通道，可以通過可編程控制寄存器的內容來選擇任意單一的SCx/SDx 通道或者組合通道。由多路復用器的通門，VDD 管腳可以用來限制PCA9547 通過的最高電壓，這使得每一對SCL/SDA 都可以使用不同的總線電壓，因此1.8V、2.5V 或3.3V的器件可以在無其它保護的情況下與5V 的器件進行通信。它的外部上拉電阻將總線拉高至每個通道所要求的電壓電平，所有I/O 管腳都可以承受5V 電壓。
上傳時間： 2013-10-13
上傳用戶：hanli8870
定壓輸入、6000VDC隔離非穩壓單路輸出電源模塊效率高、體積小、可靠性高、耐沖擊、隔離特性好，溫度范圍寬。國際標準引腳方式，阻燃封裝（UL94-V0），自然冷卻，無需外加散熱片，無需外加其他元器件可直接使用，并可直接焊接在PCB板上。
上傳時間： 2013-10-15
上傳用戶：u789u789u789
高速串并轉換器的設計是FPGA 設計的一個重要方面,傳統設計方法由于采用FPGA 的內部邏輯資源來實現,從而限制了串并轉換的速度。該研究以網絡交換調度系統的FGPA 驗證平臺中多路高速串并轉換器的設計為例,詳細闡述了1 :8DDR 模式下高速串并轉換器的設計方法和16 路1 :8 串并轉換器的實現。結果表明,采用Xilinx Virtex24 的ISERDES 設計的多路串并轉換器可以實現800 Mbit/ s 輸入信號的串并轉換,并且減少了設計復雜度,縮短了開發周期,能滿足設計要求。關鍵詞:串并轉換;現場可編程邏輯陣列;Xilinx ; ISERDES
上傳時間： 2013-11-03
上傳用戶：王小奇
