逆變器在自動控制系統、電機交流調速、電力變換以及電力系統控制中都起著重要的作用；各系統對逆變器的性能需求也越來越高。PWM控制多重逆變器正是基于這些需求，實現可變頻、調壓、調相、低諧波、高穩定性的解決方案。 PWM控制逆變器通過對每個脈沖寬度進行控制，以達到控制輸出電壓和改善輸出波形的目的；多重逆變器則是把幾個矩形波逆變器的輸出組合起來起來形成階梯波，從而消除諧波；PWM控制多重逆變器綜合上述兩種技術的特點，非常適合于應用在對諧波、電壓輸出及穩定性要求比較高的場合。電力半導體技術和集成電路技術的快速發展，使得多重逆變器的控制、實現成為可能。 本文首先分析風力發電系統對逆變器的要求，從多重逆變器理論和PWM逆變器理論出發，提出同步式PWM控制電壓型串聯多重逆變器系統解決方案。本方案也可以應用在逆變電源、交流電機調速及電力變換領域中。 文中建立了一個多重逆變器的PWM控制算法模型。該算法可完成頻率、相位、幅值可調的多重逆變器的PWM控制，且能完成逆變器故障運行下的保護與告警。并在MATLAB/SIMULINK環境下對算法模型進行仿真與分析。 在比較了現有PWM發生解決方案的基礎上，本文提出了一個基于FPGA(可編程邏輯陣列)的多重逆變器PWM控制系統實現方案。并給出一個主要由FPGA、ADC/DAC、驅動與保護電路、逆變器主回路及其他外圍電路構成的多重逆變器系統解決方案。實驗結果表明，此方案系統結構簡單、可行，很好完成上述多重逆變器的PWM控制算法。
上傳時間： 2013-06-28
上傳用戶：wmwai1314
義隆單片機應用算法例子,有加減X除，歡迎交流
上傳時間： 2013-04-24
上傳用戶：西伯利亞狼
數字PID的基本類型及其改進型，參數整定方法。
上傳時間： 2013-04-24
上傳用戶：axxsa
微電子技術的發展，特別是可編程邏輯器件的產生加速了電子設計技術的發展，現代電子設計技術的核心日趨轉向基于計算機的電子設計自動化技術，即EDA技術。EDA技術采用的自頂向下設計流程代替了原有的自下而上設計流程，縮短了集成電路的開發周期，節省了開發費用，促進了集成電路的發展。布局布線是計算機設計自動化的一個重要環節，也是計算機輔助設計的一個重要課題，其性能的好壞直接影響到電子設計自動化技術的可靠性。 本文首先介紹了布局布線前的背景知識，然后對學術上成熟的VPR布局布線工具所采用的算法進行了闡述，分別介紹用于布局的模擬退火算法和布線的A*迭代式迷宮搜索算法，最后重點研究了自動布線算法，并作出了以下改進；根據FPGA布線算法的需要對雙向啟發式搜索算法進行了相應的理論分析及改進；基于VPR實現了網線遞增排序方法，并與網線遞減排序進行了比較；在原有的時序驅動布線啟發式函數中引入了面積約束條件以節約FPGA布線的面積。 通過對測試數據的分析比較，發現：引入雙向啟發式搜索算法能大大增加布線拆線的速度；遞增有序比遞減有序布線減少了運行時間；時序驅動布線算法中引入面積約束后，大大減少了布線面積。
上傳時間： 2013-07-17
上傳用戶：yxgi5
雙基地合成孔徑雷達(簡稱雙基地SAR或Bistatic SAR)是一種新的成像雷達，也是當今SAR技術的一個發展方向，在軍用及民用領域都具有良好的應用前景，近年來成為研究的熱點。本文則側重于研究雙基地SAR的距離一多普勒(R-D)成像算法的實現。 在雙基地SAR系統及成像算法的研究方面，推導了雙基地SAR的系統分辨特性及雷達方程，分析了主要系統參數之間的約束關系。針對正側視機載雙基地SAR系統，本文對距離一多普勒算法進行了推廣。最后得到點目標的仿真結果。 在成像算法的FPGA實現上，在System Generator環境下對算法進行定點仿真。完成距離一多普勒成像算法的硬件實現，其中包括了FFT快速傅立葉變換、硬件乘法器、：Rocket I/O接口設計、DCM數字時鐘管理等主要部分。針對硬件實現的特點，對算法的部分運算進行了簡化。 為了對算法實現進行驗證，設計開發了該算法的硬件測試平臺。主要基于ML310評估板上XC2VP30芯片中嵌入的Power PC 405，完成其硬件部分的設計，主要包括了Aurora協議接口、RS-232串行接口、DDR RAM接口以及其它如中斷、時鐘等部分。
上傳時間： 2013-07-26
上傳用戶：是王洪文
本文的目的就是研究如何應用FPGA這種大規模的可編程邏輯器件實現CCD（Charge Coupled Device，電荷耦合器件）數字圖像的實時采集及預處理。基于對實時圖像處理系統的研究與設計，本文主要研究工作及成果如下： 1.本論文詳細的介紹了圖像采集卡的結構和基本工作原理。同時，針對高分辨率的CCD攝像機，探討了有關點目標與CCD像元一一對應的圖像采集及其硬件和軟件設計方法。 2.本文分析了星圖中弱小目標、噪聲以及背景的特點，給出了點目標的場景圖像的數學模型及復雜背景下點目標檢測的預處理方法。針對星圖灰度分布的特點，采用高斯低通濾波算法和高通濾波算法對星圖進行預處理，同時還對圖像掃描聚類算法進行了研究與分析。 3.數字信號處理器常常因為在復雜性、運算速度等方面的限制，難以實時的實現復雜的檢測算法。本文采用FPGA技術，實現了復雜背景下弱點目標的預處理算法，解決了計算、數據緩沖和存儲操作協調一致的問題，同時采用并行高密度加法器和流水線的工作方式，使整個系統的數據交換和處理速度得以很大的提高，合理的解決了資源和速度之間的相互制約問題，并在實際中取得滿意的結果。
上傳時間： 2013-07-03
上傳用戶：wang5829
隨著微電子技術的發展，可編程邏輯器件取得了迅速的發展，其功能日益強大，FPGA內部可用邏輯資源飛速增長，近來推出的FPGA都針對數字信號處理的特點做了特定設計，集成了存儲器、鎖相環（PLL）、硬件乘法器、DSP模塊等，通過使用各個公司提供的FPGA開發軟件使用硬件描述語言，可以實現特定的信號處理算法，如FFT、FIR等算法，為電子設計工程師提供了新的選擇。實時圖像處理系統采用FPGA+DSP的結構來完成整個復雜的圖像處理算法。將圖像處理算法進行分類，FPGA和DSP份協作發揮各自的長處，對于算法實現簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現，DSP則用來處理經過預處理后的圖像數據，來運行算法結構復雜，乘加運算多的算法。整個系統主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應用，完成了Stratix芯片的選型。設計了數字圖像處理板的電路原理圖和PCB設計圖。并對電路板進行調試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設計，并調試成功，應用到FPGA的調試下載配置中，取得了良好的實驗與經濟效果。（3）充分利用FPGA的設計開發軟件與工具，完成了中值濾波、形態學濾波和自適應閾值的FPGA實現，并給出了詳細的實現過程。將算法下載到FPGA芯片，經過試驗調試，達到要求。（4）研究了PCI接口通訊的實現方式，選用PCI9054芯片實現通訊，完成PCI接口電路設計，經過調試，實現了中斷、DMA等方式，滿足了數據傳輸的要求。（5）學習了C6701DSP芯片的工作特性以及內部功能結構，完成了DSP外圍存儲器的擴展、時鐘信號發生以及電源模塊等外圍電路的設計。
上傳時間： 2013-07-22
上傳用戶：Divine
AES是美國于2000年10月份確立的高級加密標準，該標準的反饋鏈路模式AESCBC加密算法，用于在IPSec中替代DESCBC和3DESCBC。 加密是安全數據網絡的關鍵，要保證在公眾網上傳輸的信息不被竊取和偷聽，必須對數據進行加密。在不影響網絡性能的前提下，快速實現數據加密/解密，對于開發高性能的安全路由器、安全網關等對數據處理速度要求高的通信設備具有重要的意義。 在目前可查詢的基于FPGA技術實現AESCBC的設計中，最快的加/解密速度達到700Mbps/400MHZ。商用CPU奔騰4主頻3.06，用匯編語言編寫程序，全部資源用于加密解密，最快的加密解密速度可以達到1.4Gbps。但根據國外測試結果表明，即使開發的路由器本身就基于高性能的雙64位MIPS網絡處理器，軟件加密解決方案僅能達到路由器所要求的最低吞吐速率600Mbps。 本文首先研究分析了目前幾種實現AESCBC的方法有缺點的情況下，在深入研究影響硬件快速實現AESCBC難點基礎上，設計出一種適應于報文加密解密的硬件快速實現AESCBC的方案，在設計中采用加密解密和密鑰展開并行工作，實現了在線提供子密鑰。在解密中采用了雙隊列技術，實現了報文解密和子密鑰展開協調工作，提高了解密速度。 本文在quartus全面仿真設計方案的基礎上，全面驗證了硬件實現AESCBC方案的正確性，全面分析了本設計加密解密的性能。并且針對設計中的流水線效率低的問題，提出改善流水線性能的方案，設計出報文級并行加密解密方案，并且給出了硬件實現VPN的初步方案。實現了單一模塊加密速度達到1.16Gbps，單一模塊解密速度達到900Mbps，多個模塊并行工作加密解密速度達到6.4Gbps。 論文最后給出了總結與展望。目前實現的AESCBC算法，只能通過仿真驗證其功能的正確性，還需要下載到芯片上做進一步的驗證。要用硬件實現整個IPSec，還要進一步開發基于FPGA的技術。總之，為了適應路由器發展的需求，還有很多技術需要研究。
上傳時間： 2013-05-29
上傳用戶：wangzhen1990
IEEE802旗下的無線網絡協議引領了無線網絡領域的新革命，其不斷提升的速度優勢滿足了人們對于高速無線接入的迫切要求，在這其中，OFDM技術所起的作用不可小覷。隨著FPGA、信號處理和通信技術的發展，OFDM的應用得到了長足的進步。在此情況下，以OFDM技術為核心實現數據傳輸的原型機系統顯得應情應景而且必要。 本課題在深入理解OFDM技術的同時，結合相應的EDA工具對系統進行建模并基于IEEE802.11a物理層標準給出了一種OFDM基帶傳輸的系統實現方案。整個設計采用目前主流的自頂向下的設計方法，由總體設計至詳細設計逐步細化。 在系統功能模塊的FPGA實現過程中，針對XilinxVirtex-Ⅱ芯片對各個模塊進行了詳細設計，通過采用雙端口RAM、流水、乒乓結構等處理實現高速的同步的信道編碼的功能模塊；通過比較符號定時的不同算法，給出了基于MultiplierlessCorrelator的實現結構并給出了仿真波形圖，驗證了采用該算法后符號定時模塊的資源耗費大大降低而功能卻依然和基于乘法器的符號定時模塊相當；通過對Viterbi算法進行簡化，給出了(2，1，6)卷積碼的4比特軟判決Viterbi解碼器的設計和實現。最后根據系統所選芯片XC2V3000給出了具有較高配置靈活性的基于SystemACE配置方案的FPGA的硬件原理圖設計和PCB設計。 本文首先以無線局域網和IEEE802無線網絡家族引出OFDM技術發展、研究價值及OFDM的優缺點，接下來從OFDM原理入手，簡要說明了OFDM的基本要素以及目前的研究熱點，之后在介紹完IEEE802.11a物理層標準的同時給出了本原型機系統的總體設計方案，并從硬件語言設計和FPGA硬件原理設計兩方面給出了該系統的詳細設計。 隨著OFDM技術的普及以及未來通信技術對OFDM的青睞，相信本論文的工作對OFDM基帶傳輸系統的原型設計和實現具有一定的參考價值。
上傳時間： 2013-07-13
上傳用戶：遠遠ssad
加密算法一直在信息安全領域起著無可替代的作用,它直接影響著國家的未來和發展.隨著密碼分析水平、芯片處理能力和計算技術的不斷進步,原有的數據加密標準(DES)算法及其變形的安全強度已經難以適應新的安全需要,其實現速度、代碼大小和跨平臺性均難以繼續滿足新的應用需求.在未來的20年內,高級加密標準(AES)將替代DES成為新的數據加密標準.高級加密標準算法是采用對稱密鑰密碼實現的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對計算環境的適應性強,性能穩定,密鑰建立時間優良,密鑰靈活性強.存儲需求量低,即使在空間有限的環境使用也具備良好的性能.在分析高級加密標準算法原理的基礎上,描述了圈變換及密鑰擴展的詳細編制原理,用硬件描述語言(VHDL)描述了該算法的整體結構和算法流程.詳細論述了分組密碼的兩種運算模式(反饋模式和非反饋模式)下算法多種體系結構的實現原理,重點論述了基本體系結構、循環展開結構、內部流水線結構、外部流水線結構、混合流水線結構及資源共享結構等.最后在XILINX公司XC2S300E芯片的基礎上,采用自頂向下設計思想,論述了高級加密標準算法的FPGA設計方法,提出了具體模塊劃分方法并對各個模塊的實現進行了詳細論述.圈變換采用內部流水線結構,多個圈變換采用資源共享結構,密鑰調度與加密運算并行執行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應性.
上傳時間： 2013-06-20
上傳用戶：fairy0212
