<acronym id="2cao2"></acronym>
全面模仿AVR的UART功能，與AVR直接實(shí)現(xiàn)接口調(diào)試。資料全面完整。
標(biāo)簽： UART AVR 模
上傳時(shí)間： 2013-08-05
上傳用戶：yzhl1988
實(shí)現(xiàn)LCD1602的字符數(shù)字字母等顯示功能，結(jié)合VHDL語言在Q2下實(shí)現(xiàn)
標(biāo)簽： 1602 LCD 字符 字母
上傳時(shí)間： 2013-08-06
上傳用戶：1234xhb
能夠在FPGA環(huán)境下實(shí)現(xiàn)密碼鎖的設(shè)置與開鎖功能，并能更改使用密碼，還可以防止抖動(dòng)
標(biāo)簽： FPGA 環(huán)境 密碼鎖
上傳時(shí)間： 2013-08-07
上傳用戶：sk5201314
多功能波形發(fā)生器VHDL程序與仿真\r\nURAT VHDL程序與仿真\r\nASK調(diào)制與解調(diào)VHDL程序及仿真\r\n LCD控制VHDL程序與仿真
標(biāo)簽： VHDL 多功能 仿真 波形發(fā)生器
上傳時(shí)間： 2013-08-09
上傳用戶：pkkkkp
利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)
標(biāo)簽： CPLD VHDL 數(shù)字邏輯 器件
上傳時(shí)間： 2013-08-11
上傳用戶：hn891122
實(shí)現(xiàn)USB接口功能的VHDL和verilog完整源代碼
標(biāo)簽： verilog VHDL USB 接口功能
上傳用戶：yangzhiwei
用FPGA器件實(shí)現(xiàn)UART核心功能的一種方法.doc
標(biāo)簽： FPGA UART 器件 核心
上傳時(shí)間： 2013-08-14
上傳用戶：1583060504
基于Altera的FPGA開發(fā)的基于FPGA的AD轉(zhuǎn)換功能，完全通過驗(yàn)證。
標(biāo)簽： FPGA Altera AD轉(zhuǎn)換
上傳用戶：zhf01y
提供stm32的flash的在線改寫燒錄功能和spi通訊
標(biāo)簽： flash stm spi 32
上傳時(shí)間： 2013-08-15
上傳用戶：gundan
FPGA開發(fā)板上寫的Verilog代碼：\r\n功能是從電腦端發(fā)送一個(gè)字節(jié)，然后把它接收回來。\r\n
標(biāo)簽： Verilog FPGA 開發(fā)板 代碼
上傳用戶：copu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
