JPEG2000分?jǐn)?shù)位平面編碼器的fpga電路實(shí)現(xiàn)
標(biāo)簽： JPEG 2000 fpga 分
上傳時(shí)間： 2013-09-03
上傳用戶：牛布牛
本人編寫(xiě)的FPGA光電編碼器輸入模塊,沒(méi)有實(shí)驗(yàn),但仿真基本實(shí)現(xiàn),希望有參考價(jià)值.
標(biāo)簽： FPGA 光電編碼器 輸入 模塊
上傳用戶：s363994250
論文格式，內(nèi)含Viterbi編解碼器的完整vhdl代碼，文件為.nh格式
標(biāo)簽： Viterbi vhdl 編解碼器 代碼
上傳用戶：qiaoyue
基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計(jì)，用于設(shè)計(jì)EDA
標(biāo)簽： CPLD-FPGA 整數(shù) 分頻器
上傳用戶：pioneer_lvbo
數(shù)控振蕩器的頻率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL語(yǔ)言描述，集成在一個(gè)模塊中，提供VHDL源程序供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 寄存器 數(shù)控振蕩器 加法器
上傳時(shí)間： 2013-09-04
上傳用戶：a471778
半整數(shù)分頻器電路的VHDL源程序，供大家學(xué)習(xí)和討論。\r\n
標(biāo)簽： VHDL 源程序 整數(shù) 分頻器
上傳用戶：fdfadfs
JTAG仿真器CPLD
標(biāo)簽： JTAG CPLD 仿真器
上傳時(shí)間： 2013-09-05
上傳用戶：xuanjie
利用FPGA實(shí)現(xiàn)的可編程綜合采樣器\r\nAProgrammableIntegratedSamplerUsingFPGA
標(biāo)簽： FPGA 可編程 采樣
上傳時(shí)間： 2013-09-06
上傳用戶：z754970244
viterbi譯碼器的一種fpga實(shí)現(xiàn).是一個(gè)cs252\r\n的project的result\r\n供大家研究用
標(biāo)簽： viterbi fpga 譯碼器
上傳用戶：dsgkjgkjg
D-06 ALLEGRO 是通用型的GSM撥號(hào)器和控制器，它既可以用于家庭又可以用于工業(yè)自動(dòng)控制，用于安全防范或遠(yuǎn)程數(shù)據(jù)傳輸工程，觸發(fā)任何一個(gè)輸入端將會(huì)使得該裝置以短信的方式發(fā)送報(bào)告到已編好程的電話號(hào)碼上或直接打電話，通過(guò)發(fā)送特定的短信到該裝置上，你可以打開(kāi)或關(guān)閉遠(yuǎn)端控制輸出端。基本設(shè)定是，GD-06提供4個(gè)輸入觸發(fā)端和3個(gè)輸出端。 可以通過(guò)對(duì)該裝置發(fā)送短信進(jìn)行編程或通過(guò)互聯(lián)網(wǎng)用捷豹GSMLINK網(wǎng)頁(yè)進(jìn)行編程。 專業(yè)模式允許所有的輸入和輸出端的全面編程，觸發(fā)監(jiān)聽(tīng)模式，GPRS數(shù)據(jù)通訊和模擬數(shù)據(jù)發(fā)送。
標(biāo)簽： ALLEGRO GSM GD 06
上傳時(shí)間： 2013-10-22
上傳用戶：panjialaodi
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="qwicu"></strike>
<center id="qwicu"></center>
