亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

如何運(yùn)(yùn)用

  • C#調(diào)整迴圈速度的範(fàn)例,運(yùn)用執(zhí)行緒sleep功能

    C#調(diào)整迴圈速度的範(fàn)例,運(yùn)用執(zhí)行緒sleep功能

    標(biāo)簽: sleep 速度

    上傳時間: 2013-11-25

    上傳用戶:hj_18

  • 用C++模擬實(shí)現(xiàn)操作系統(tǒng)是如何調(diào)度進(jìn)程的

    用C++模擬實(shí)現(xiàn)操作系統(tǒng)是如何調(diào)度進(jìn)程的, 其中有時間片算法、優(yōu)先級算法、單輪片算法……

    標(biāo)簽: 模擬 操作系統(tǒng) 調(diào)度 進(jìn)程

    上傳時間: 2013-12-18

    上傳用戶:小寶愛考拉

  • 舒服用電腦,是compaq公司教導(dǎo)如何以正確的姿勢使用電腦

    舒服用電腦,是compaq公司教導(dǎo)如何以正確的姿勢使用電腦

    標(biāo)簽: compaq

    上傳時間: 2017-09-28

    上傳用戶:l254587896

  • 如何從零開始用Python構(gòu)建神經(jīng)網(wǎng)絡(luò)

    該文檔為如何從零開始用Python構(gòu)建神經(jīng)網(wǎng)絡(luò)簡介文檔,是一份很不錯的參考資料,具有較高參考價值,感興趣的可以下載看看………………

    標(biāo)簽: python 神經(jīng)網(wǎng)絡(luò)

    上傳時間: 2021-11-16

    上傳用戶:

  • 傳輸流復(fù)用器的FPGA建模與實(shí)現(xiàn)

    數(shù)字電視近年來飛速發(fā)展,它最終取代模擬電視是一個必然趨勢。可編程邏輯技術(shù)以及EDA技術(shù)的升溫也帶來了電子系統(tǒng)設(shè)計(jì)的巨大變革。本論文將迅速發(fā)展的FPGA技術(shù)應(yīng)用于數(shù)字電視系統(tǒng)中,研究探討了數(shù)字電視前端系統(tǒng)中的關(guān)鍵設(shè)備——傳輸流復(fù)用器的FPGA建模和實(shí)現(xiàn),以及相關(guān)的關(guān)鍵技術(shù)。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景,概述了數(shù)字電視前端系統(tǒng)的組成結(jié)構(gòu)與關(guān)鍵技術(shù),以及可編程邏輯技術(shù)的發(fā)展和優(yōu)勢。然后介紹了數(shù)字電視系統(tǒng)中的重要標(biāo)準(zhǔn)MPEG-2以及傳輸流復(fù)用器的原理和系統(tǒng)結(jié)構(gòu),并且從理論上闡述了復(fù)用器設(shè)計(jì)的關(guān)鍵技術(shù):PSI重組和PCR調(diào)整。接著詳細(xì)說明了如何運(yùn)用創(chuàng)新思路,采用獨(dú)特的硬件架構(gòu)在一片F(xiàn)PGA上實(shí)現(xiàn)整個復(fù)用器的軟件和硬件系統(tǒng)的方案,并且舉例說明了復(fù)用器硬件邏輯設(shè)計(jì)中所運(yùn)用的幾個FPGA設(shè)計(jì)技巧。最后對本文進(jìn)行總結(jié),并提出了數(shù)字電視系統(tǒng)中復(fù)用器設(shè)備未來發(fā)展的設(shè)想。本文中介紹的基于SOPC的硬件復(fù)用器設(shè)計(jì)方案,將系統(tǒng)的軟件和硬件集成在一款A(yù)ltera公司新推出的低成本高密度cyclone系列FPGA上,并且將FPGA設(shè)計(jì)技巧運(yùn)用于復(fù)用器的硬件邏輯設(shè)計(jì)中。整個設(shè)計(jì)方案不但簡化了系統(tǒng)設(shè)計(jì),而且實(shí)現(xiàn)了穩(wěn)定,高速,低成本,可擴(kuò)展性強(qiáng)的復(fù)用器系統(tǒng)。

    標(biāo)簽: FPGA 傳輸流 復(fù)用器 建模

    上傳時間: 2013-06-02

    上傳用戶:gtzj

  • 用fpga高效率的設(shè)計(jì)FIR濾波器(含原理介紹)

    用fpga高效率的設(shè)計(jì)FIR濾波器\r\n里面有原理介紹,具體如何實(shí)施設(shè)計(jì)

    標(biāo)簽: fpga FIR 高效率 濾波器

    上傳時間: 2013-08-13

    上傳用戶:asdfasdfd

  • 如何利用CPLD與單片機(jī)實(shí)現(xiàn)并行I/O接口的擴(kuò)展

    ]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實(shí)現(xiàn)并行I/\r\nO(輸入/輸出)接口的擴(kuò)展。該設(shè)計(jì)與用8255做并行I/O接口相比,與單片機(jī)軟件完全兼容,\r\n同時擁有速度快,功耗低,價格便宜,使用靈活等特點(diǎn)

    標(biāo)簽: CPLD 如何利用 單片機(jī) 并行

    上傳時間: 2013-08-14

    上傳用戶:xa_lgy

  • 用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時

    用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時,可能需要FPGA具有以多個時鐘運(yùn)行的多重?cái)?shù)據(jù)通路,這種多時鐘FPGA設(shè)計(jì)必須特別小心,需要注意最大時鐘速率、抖動、最大時鐘數(shù)、異步時鐘設(shè)計(jì)和時鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要用多少個不同的時鐘,以及如何進(jìn)行布線

    標(biāo)簽: FPGA 大型 計(jì)時

    上傳時間: 2013-08-23

    上傳用戶:q986086481

  • 如何高效編寫fpga代碼

    這是一本介紹如何高效編寫fpga,\r\n用少量的資源完成復(fù)扎的結(jié)構(gòu),\r\n很不錯,也很詳細(xì),可以說很經(jīng)典。

    標(biāo)簽: fpga 編寫 代碼

    上傳時間: 2013-09-01

    上傳用戶:清山綠水

  • 如何計(jì)算具有狹窄氣隙的圓形轉(zhuǎn)子電機(jī)中的繞組感應(yīng)

    本文的目的在于,介紹如何計(jì)算具有狹窄氣隙的圓形轉(zhuǎn)子電機(jī)中的繞組感應(yīng)。我們僅處理理想化的氣隙磁場,不考慮槽、外部周邊或傾斜電抗。但我們將考察繞組磁動勢(MMF)的空間諧頻。 在圖1中,給出了12槽定子的軸截面示意圖。實(shí)際上,所顯示的是薄鋼片的形狀,或用于構(gòu)成磁路的層片。鐵芯由薄片構(gòu)成,以控制渦流電流損耗。厚度將根據(jù)工作頻率而變,在60Hz的電機(jī)中(大體積電機(jī),工業(yè)用)層片的厚度典型為.014”(.355毫米)。它們堆疊在一起,以構(gòu)成具有恰當(dāng)長度的磁路。繞組位于該結(jié)構(gòu)的槽內(nèi)。 在圖1中,給出了帶有齒結(jié)構(gòu)的梯形槽,在大部分長度方向上具有近乎均勻的截面,靠近氣隙處較寬。齒端與相對狹窄的槽凹陷區(qū)域結(jié)合在一起,通過改善氣隙場的均勻性、增加氣隙磁導(dǎo)、將繞組保持在槽中,有助于控制很多電機(jī)轉(zhuǎn)子中的寄生損耗。請注意,對于具有名為“形式纏繞”線圈的大型電機(jī),它具有直邊矩形槽,以及非均勻截面齒。下面的介紹針對兩類電機(jī)。

    標(biāo)簽: 如何計(jì)算 轉(zhuǎn)子 電機(jī) 繞組

    上傳時間: 2013-10-13

    上傳用戶:我干你啊

主站蜘蛛池模板: 永兴县| 多伦县| 海口市| 独山县| 五莲县| 文化| 榆中县| 卓资县| 公主岭市| 博罗县| 开封县| 罗定市| 鹿泉市| 分宜县| 南京市| 敦化市| 慈溪市| 富源县| 绍兴市| 揭西县| 辽阳县| 临邑县| 澄江县| 黄梅县| 丘北县| 萨嘎县| 怀来县| 壶关县| 辉南县| 介休市| 广汉市| 西乡县| 普格县| 高安市| 彰武县| 当雄县| 丰台区| 如东县| 保靖县| 麻栗坡县| 苗栗市|