在數字通信中，采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段，并發揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下，卷積碼的性能優于分組碼。 卷積碼的譯碼方法主要有代數譯碼和概率譯碼。代數譯碼是基于碼的代數結構；而概率譯碼不僅基于碼的代數結構，還利用了信道的統計特性，能充分發揮卷積碼的特點，使譯碼錯誤概率達到很小。 卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的，對于概率譯碼最初的序列譯碼，隨著譯碼約束長度的增加，其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化，對不太長的約束長度，維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡單。 目前，卷積碼在數傳系統，尤其是在衛星通信、移動通信等領域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現方案進行了研究。同時，將交織和解交織技術應用于編碼和解碼的過程中。 首先，簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理，并對硬判決譯碼和軟判決譯碼方法進行了比較。其次，討論了交織和解交織技術及其在糾錯碼中的應用。然后，介紹了FPGA硬件資源和軟件開發環境Quartus Ⅱ，包括數字系統的設計方法和設計規則。再有，對基于FPGA的維特比譯碼器各個模塊和相應算法實現、優化進行了研究。最后，在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真，并根據仿真結果分析了維特比譯碼器的性能。 分析結果表明，系統的誤碼率達到了設計要求，從而驗證了譯碼器設計的可靠性，所設計基于FPGA的并行Viterbi譯碼器適用于高速數據傳輸的場合。
上傳時間： 2013-04-24
上傳用戶：zhenyushaw
不用再為找不到USB萬能驅動下載而煩憂，萬能USB驅動專家為您排憂解難。很多人的usb設備因為太多或沒有不能正常使用設備。所以我就從網絡上把這個好東西拿來給大家分享的。安裝方法：先解壓下載的文件，然后插入U盤，根據找到新硬件的提示，找到USB萬能驅動所解壓的文件夾，單擊安裝，即可。
上傳時間： 2013-07-18
上傳用戶：mopdzz
為了提高壓電超聲換能器的系統效率，保證換能器安全工作，利用換能器等效電路方法，分析了匹配電路的調振匹配和阻抗匹配功能．提出了頻率跟蹤結合數字電感實現調諧匹配的方法，并對調諧匹配方法進行了實驗驗證．以含源網絡電路分析方法為基礎，從理論上證明了實現換能器阻抗匹配的最佳條件
上傳時間： 2013-04-24
上傳用戶：xfbs821
現場可編程門陣列(FPGA)是一種可實現多層次邏輯器件。基于SRAM的FPGA結構由邏輯單元陣列來實現所需要的邏輯函數。FPGA中，互連線資源是預先定制的，這些資源是由各種長度的可分割金屬線，緩沖器和．MOS管實現的，所以相對于ASIC中互連線所占用的面積更大。為了節省芯片面積，一般都采用單個MOS晶體管來連接邏輯資源。MOS晶體管的導通電阻可以達到千歐量級，可分割金屬線段的電阻相對于MOS管來說是可以忽略的，然而它和地之間的電容達到了0.1pf[1]。為了評估FPGA的性能，用HSPICE仿真模型雖可以獲得非常精確的結果，但是基于此模型需要花費太多的時間。這在基于時序驅動的工藝映射和布局布線以及靜態時序分析中都是不可行的。于是，非常迫切地需要一種快速而精確的模型。 FPGA中連接盒、開關盒都是由MOS管組成的。FPGA中的時延很大部分取決于互連，而MOS傳輸晶體管在互連中又占了很大的比重。所以對于MOS管的建模對FPGA時延估算有很大的影響意義。對于MOS管，Muhammad[15]采用導通電阻來代替MOS管，然后用。Elmore[3]時延和Rubinstein[4]時延模型估算互連時延。Elmore時延用電路的一階矩來近似信號到達最大值50％時的時延，而Rubinstein也是通過計算電路的一階矩估算時延的上下邊界來估算電路的時延，然而他們都是用來計算RC互連時延。傳輸管是非線性器件，所以沒有一個固定的電阻，這就造成了Elmore時延和Rubinstein時延模型的過于近似的估算，對整體評估FPGA的性能帶來負面因素。 本論文提出快速而精確的現場可編程門陣列FPGA中的互連資源MOS傳輸管時延模型。首先從階躍信號推導出適合50％時延的等效電阻模型，然后在斜坡輸入的時候，給出斜坡輸入時的時延模型，并且給出等效電容的計算方法。結果驗證了我們精確的時延模型在時間上的開銷少的性能。 在島型FPGA中，單個傳輸管能夠被用來作為互連線和互連線之間的連接，或者互連線和管腳之間的連接，如VPR把互連線和管腳作為布線資源，管腳只能單獨作為輸入或者輸出管腳，以致于它們不是一個線網的起點就是線網的終點。而這恰恰忽略了管腳實際在物理上可以作為互連線來使用的情況(VPR認為dogleg現象本身對性能提高不多)。本論文通過對dogleg現象進行了探索，并驗證了在使用SUBSET開關盒的情況下，dogleg能提高FPGA的布通率。
上傳時間： 2013-07-24
上傳用戶：yezhihao
OCL功率放大器即為無輸出電容功率放大器。采用兩組電源供電，使用了正負電源，在電壓不太高的情況下，也能獲得比較大的輸出功率，省去了輸出端的耦合電容。使放大器低頻特性得到擴展。OCL功放電路也是定壓式輸出電路，其電路由于性能比較好，所以廣泛地應用在高保真擴音設備中
上傳時間： 2013-04-24
上傳用戶：hull021
·佳能相機的照相程序和SDK庫CDSDK71 WIN以及編程手冊
上傳時間： 2013-07-21
上傳用戶：3233
這三個主要優點是免安裝的；用過安裝版的都知道，裝一次matlab非常耗時！還要注冊碼！而這三個版本都是能夠放在U盤里的，即插即用，現在的U盤一般都在2G左右，能容得下了。 版本：6.5 7.0 7.8 格式： ISO格式和exe格式； ISO格式的請直接解壓縮使用。不要用鏡像加載， iso格式的matlab文件如果用光盤鏡像加載的話會出函數錯誤、運算失敗等問題。 exe格式的請直接雙擊運行，我已用360殺毒掃描它是無毒的，請放心下載，體積1.3G ，運行速度快，不用安裝。 ZIP格式的請直接解壓縮使用 我放在單位的電腦上供源，我如果開機用電腦了，電驢就開機啟動供源了，我不能保證24小時供源，太費電了！推薦大家開啟騰訊“旋風”軟件的“離線下載”免費功能，迅雷也有離線下載功能，速度賊快，能達到你的最大帶寬。 ========
上傳時間： 2013-06-29
上傳用戶：lanhuaying
高速FPGA系統的信號完整性測試和分析,能幫助學習FPGA
上傳時間： 2013-08-05
上傳用戶：妄想演繹師
能完全模擬DDS芯片的工作，在CPLD的輸出引腳后接上相應的D/A轉換芯片并接上低通濾波器，將得到非常好的正旋波
上傳時間： 2013-08-09
上傳用戶：3294322651
基于FPGA的高速圖像采集和處理卡 能用于視覺檢測系統
上傳時間： 2013-08-28
上傳用戶：Shaikh
