數(shù)字信息在有噪聲的信道中傳輸時(shí)，受到噪聲的影響，誤碼總是不可避免的。根據(jù)香農(nóng)信息理論，只要使Es/N0足夠大，就可以達(dá)到任意小的誤碼率。采用差錯(cuò)控制編碼，即信道編碼技術(shù)，可以在一定的Es/N0條件下有效地降低誤碼率。按照對(duì)信息元處理方式不同，信道編碼分為分組碼與卷積碼兩類。卷積碼的k0和n0較小，實(shí)現(xiàn)最佳譯碼與準(zhǔn)最佳譯碼更加容易。卷積碼運(yùn)用廣泛，被ITU選入第三代移動(dòng)通信系統(tǒng)，作為包括WCDMA，CDMA2000和TD-SCDMA在內(nèi)的信道編碼的標(biāo)準(zhǔn)方案。 本文研究了CDMA2000業(yè)務(wù)通道中的幀結(jié)構(gòu)，對(duì)CDMA2000系統(tǒng)中的卷積碼特性及維特比譯碼的性能限進(jìn)行了分析，并基于MATLAB平臺(tái)做了相應(yīng)的譯碼性能仿真。我們?cè)O(shè)計(jì)了一種可用于CDMA2000通信系統(tǒng)的通用、高速維特比譯碼器。該譯碼器在設(shè)計(jì)上具有以下創(chuàng)新之處：(1)采用通用碼表結(jié)構(gòu)，支持可變碼率；幀控制模塊和頻率控制器模塊的設(shè)計(jì)中采用計(jì)數(shù)器、定時(shí)器等器件實(shí)現(xiàn)了可變幀長(zhǎng)、可變數(shù)據(jù)速率的數(shù)據(jù)幀處理方式。(2)結(jié)合流水線結(jié)構(gòu)思想，利用四個(gè)ACS模塊并行運(yùn)行，加快數(shù)據(jù)處理速度；在ACS模塊中，將路徑度量值存貯器的存儲(chǔ)結(jié)構(gòu)進(jìn)行優(yōu)化，防止數(shù)據(jù)讀寫的阻塞，縮短存儲(chǔ)器讀寫時(shí)間，使譯碼器的處理速度更快。(3)為了防止路徑度量值和幸存路徑長(zhǎng)度的溢出，提出了保護(hù)處理策略。我們還將設(shè)計(jì)結(jié)果在APEXEP20K30E芯片上進(jìn)行了硬件實(shí)現(xiàn)。該譯碼器芯片具有可變的碼率和幀長(zhǎng)處理能力，可以運(yùn)行于40MHZ系統(tǒng)時(shí)鐘下，內(nèi)部最高譯碼速度可達(dá)625kbps。本文所提出的維特比譯碼器硬件結(jié)構(gòu)具有很強(qiáng)的通用性和高速性，可以方便地應(yīng)用于CDMA2000移動(dòng)通信系統(tǒng)。
上傳時(shí)間： 2013-06-24
上傳用戶：lingduhanya
用c#編寫的 音樂播放器播放源碼 能實(shí)現(xiàn)基本本地音樂的播放功能-Written with c# music player, the local source to achieve basic music playback
上傳時(shí)間： 2013-07-22
上傳用戶：6546544
本課題對(duì)DQPSK調(diào)制解調(diào)技術(shù)的FPGA實(shí)現(xiàn)進(jìn)行了比較全面的研究，利用DQPSK調(diào)制技術(shù)實(shí)現(xiàn)了碼速200Kbps的調(diào)制器。調(diào)制載頻3.2MHz、帶寬180KHz、帶外抑制大于45dB，調(diào)制器設(shè)計(jì)達(dá)到預(yù)定要求。解調(diào)器硬件完成，軟件未全部實(shí)現(xiàn)，但完成了CIC濾波器、載波跟蹤環(huán)、位定時(shí)同步、并串轉(zhuǎn)換等幾個(gè)關(guān)鍵模塊的設(shè)計(jì)。對(duì)解調(diào)器做了實(shí)驗(yàn)測(cè)試，驗(yàn)證了相關(guān)模塊設(shè)計(jì)的正確性，解調(diào)器中重要的載波同步功能已能實(shí)現(xiàn)。 在本文中，主要介紹了DQPSK調(diào)制解調(diào)技術(shù)的FPGA實(shí)現(xiàn)。著重對(duì)差分編解碼、成形濾波器、Costas載波跟蹤環(huán)以及CIC濾波器進(jìn)行了詳細(xì)敘述，對(duì)硬件設(shè)計(jì)則做了簡(jiǎn)要的說明，給出了主要電路圖和實(shí)物圖。 在重要設(shè)計(jì)環(huán)節(jié)上，文中進(jìn)行了比較細(xì)致的Matlab仿真及System View仿真，并給出了相關(guān)分析與說明。最后，采用VHDL 硬件描述語(yǔ)言對(duì)系統(tǒng)進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。文中對(duì)位定時(shí)同步以及CIC濾波器的可變速設(shè)計(jì)做了創(chuàng)新與改進(jìn)。
標(biāo)簽： DQPSK FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-22
上傳用戶：michael52
當(dāng)代科學(xué)技術(shù)突飛猛進(jìn)，極大促進(jìn)了自動(dòng)識(shí)別技術(shù)的發(fā)展——條形碼、光學(xué)字符識(shí)別、磁條(卡)、工C卡、語(yǔ)音識(shí)別、視覺識(shí)別、RFID等，其中，RFID無疑是最為前沿的自動(dòng)識(shí)別技術(shù)，是一種非接觸式的識(shí)別技術(shù)；同時(shí)，隨著另外一項(xiàng)技術(shù)——嵌入式技術(shù)的飛速發(fā)展，機(jī)構(gòu)小巧、性能優(yōu)越、價(jià)格便宜、操作簡(jiǎn)便的手持式數(shù)據(jù)自動(dòng)讀寫設(shè)備發(fā)展尤為迅速。具體說來，一款好的手持式RFID讀寫器適用于工作現(xiàn)場(chǎng)，可以供工作人員對(duì)現(xiàn)場(chǎng)物品信息進(jìn)行自動(dòng)收集，而隨著嵌入式操作系統(tǒng)和網(wǎng)絡(luò)技術(shù)的應(yīng)用，使讀寫器不僅有數(shù)據(jù)采集功能，而且可以對(duì)數(shù)據(jù)進(jìn)行分析以供管理決策。在這其中，操作系統(tǒng)、芯片、總線、接口技術(shù)成為讀寫器的內(nèi)核，嵌入式系統(tǒng)成為技術(shù)的代表。 隨著嵌入式操作系統(tǒng)(如linux、wirice.net)的出現(xiàn)，使得軟件開發(fā)人員在嵌入式系統(tǒng)和普通pc機(jī)上進(jìn)行應(yīng)用軟件開發(fā)不會(huì)感到太大的差別(借助于交叉開發(fā)環(huán)境，即在pc機(jī)上編譯連接，但生成的是目標(biāo)機(jī)代碼)。但是，對(duì)于那些應(yīng)用軟件開發(fā)者，往往對(duì)某一行業(yè)軟件開發(fā)比較熟悉卻對(duì)硬件有些陌生，熟悉硬件原理(嵌入式處理器架構(gòu)、部件工作原理等)恰恰是構(gòu)建一個(gè)嵌入式系統(tǒng)所必須的。因此，構(gòu)建一個(gè)性能穩(wěn)定、持續(xù)工作時(shí)間長(zhǎng)、完善數(shù)據(jù)接口、方便讀寫器接口的手持式設(shè)備成為了當(dāng)今一個(gè)比較熱門的技術(shù)領(lǐng)域。本項(xiàng)目就是根據(jù)以上事實(shí)，先分析了國(guó)內(nèi)外研究現(xiàn)狀，再根據(jù)項(xiàng)目需求、生產(chǎn)成本以及RFID應(yīng)用開發(fā)者的要求，決定采用以ARM920T為內(nèi)核的$3C2410為嵌入式處理器、微軟公司力推的wiIice.net為嵌入式操作系統(tǒng)，設(shè)計(jì)開發(fā)了供RFID應(yīng)用軟件開發(fā)者使用的手持式RFID讀寫器。針對(duì)手持式設(shè)備的特點(diǎn)和實(shí)際要求，對(duì)讀寫器軟硬件系統(tǒng)整體結(jié)構(gòu)進(jìn)行了規(guī)劃，完成了時(shí)鐘電路、nand flash存儲(chǔ)器接口電路、SDRAM電路、串行接口電路、RFID讀寫模塊接口電路、USB接口電路、無線通信模塊接口電路、LCD/觸摸屏接口電路的設(shè)計(jì)，并開發(fā)了讀寫器的二次發(fā)API;在wince.net平臺(tái)下，利用platform builder工具定制了適于讀寫器的操作系統(tǒng)，實(shí)現(xiàn)了嵌入式操作系統(tǒng)的設(shè)計(jì)，最后對(duì)整個(gè)系統(tǒng)進(jìn)行了測(cè)試。
上傳時(shí)間： 2013-06-21
上傳用戶：yatouzi118
按照公安部規(guī)定，我國(guó)從 2004 年開始換發(fā)第二代居民身份證，預(yù)計(jì)到 2008 年基本完成第二代居民身份證的換發(fā)工作。第二代身份證與第一代身份證最大的區(qū)別在于：它的內(nèi)部嵌入了一枚指甲蓋大小的非接觸式 IC 芯片，該芯片內(nèi)存儲(chǔ)有姓名、性別等9項(xiàng)信息。本課題設(shè)計(jì)出一款基于 ARM 和 GPRS 技術(shù)的第二代身份證無線手持閱讀器，該閱讀器能讀出第二代身份證內(nèi) IC 卡信息，并可通過 GPRS 網(wǎng)絡(luò)將信息進(jìn)行無線傳輸。 本文以該閱讀器的設(shè)計(jì)為主線，論述的主要內(nèi)容如下： 1．介紹了課題背景及意義。全國(guó) 9 億第二代身份證的換發(fā)，必然帶來各行業(yè)對(duì)閱讀器的大量需求，而現(xiàn)有閱讀器的弊端促使了對(duì)閱讀器做更深入的研究。 2．介紹了相關(guān)概念及技術(shù)，包括：無線射頻識(shí)別技術(shù)、ISO/IEC14443 協(xié)議、嵌入式系統(tǒng)、ARM、GPRS技術(shù)等。 3．詳細(xì)介紹了該閱讀器的硬件設(shè)計(jì)方法，并給出主要硬件模塊電路原理圖及其 PCB 板設(shè)計(jì)方法，同時(shí)也簡(jiǎn)單介紹了硬件的焊接和調(diào)試過程。 4．詳細(xì)介紹了該閱讀器的軟件設(shè)計(jì)方法，包括：讀卡模塊驅(qū)動(dòng)程序、GPRS 模塊驅(qū)動(dòng)程序、人機(jī)對(duì)話模塊驅(qū)動(dòng)程序、I/O 口驅(qū)動(dòng)程序的流程圖和部分代碼。 5．為使該閱讀器安全可靠地運(yùn)行，對(duì)閱讀器進(jìn)行了各種功能測(cè)試，包括：讀卡功能、GPRS 數(shù)據(jù)傳輸功能、人機(jī)接口功能。 通過功能測(cè)試，該閱讀器能準(zhǔn)確讀取第二代身份證內(nèi)信息并通過GPRS 網(wǎng)絡(luò)成功將信息發(fā)送出去。該閱讀器與市面上現(xiàn)有的閱讀器相比，具有可脫機(jī)操作、無線傳輸、小巧靈便的優(yōu)點(diǎn)。由于該閱讀器軟件采用模塊化的設(shè)計(jì)方法，可以方便移植到其他非接觸卡閱讀器中，因此本閱讀器具有非常廣泛的應(yīng)用前景。
上傳時(shí)間： 2013-06-10
上傳用戶：爺?shù)臍赓|(zhì)
本文從AES的算法原理和基于ARM核嵌入式系統(tǒng)的開發(fā)著手，研究了AES算法的設(shè)計(jì)原則、數(shù)學(xué)知識(shí)、整體結(jié)構(gòu)、算法描述以及AES存住的優(yōu)點(diǎn)利局限性。 針對(duì)ARM核的體系結(jié)構(gòu)及特點(diǎn)，對(duì)AES算法進(jìn)行了優(yōu)化設(shè)計(jì)，提出了從AES算法本身和其結(jié)構(gòu)兩個(gè)方面進(jìn)行優(yōu)化的方法，在算法本身優(yōu)化方面是把加密模塊中的字節(jié)替換運(yùn)算、列混合運(yùn)算和解密模塊中的逆列混合運(yùn)算中原來的復(fù)雜的運(yùn)算分別轉(zhuǎn)換為簡(jiǎn)單的循環(huán)移位、乘和異或運(yùn)算。在算法結(jié)構(gòu)優(yōu)化方面是在輸入輸山接口上采用了4個(gè)32位的寄存器對(duì)128bits數(shù)據(jù)進(jìn)行了并行輸入并行輸出的優(yōu)化設(shè)計(jì)；在密鑰擴(kuò)展上的優(yōu)化設(shè)計(jì)是采用內(nèi)部擴(kuò)展，即在進(jìn)行每一輪的運(yùn)算過程的同時(shí)算出下一輪的密鑰，并把下一輪的密鑰暫存在SRAM里，使得密鑰擴(kuò)展與加/解密運(yùn)算并行執(zhí)行；加密和解密優(yōu)化設(shè)計(jì)是將輪函數(shù)查表操作中的四個(gè)操作表查詢工作合并成一個(gè)操作表查詢工作，同時(shí)為了使加密代碼在解密代碼中可重用，節(jié)省硬件資源，在解密過程中采用了與加密相一致的過程順序。 根據(jù)上述的優(yōu)化設(shè)計(jì)，基于ARM核嵌入式系統(tǒng)的ADS開發(fā)環(huán)境，提出了AES實(shí)現(xiàn)的軟硬件方案、AES加密模塊和解密模塊的實(shí)現(xiàn)方案以及測(cè)試方案，總結(jié)了基于ARM下的高效編程技巧及混合接口規(guī)則，在集成開發(fā)環(huán)境下對(duì)算法進(jìn)行了實(shí)現(xiàn)，分別得出了初始密鑰為128bits、192bits和256bits下的加密與解密的結(jié)果，并得劍了正確驗(yàn)證。在性能測(cè)試的過程中應(yīng)用編譯器的優(yōu)化選項(xiàng)和其它優(yōu)化技巧優(yōu)化了算法，使算法具有較高的加密速度。
標(biāo)簽： ARM AES 嵌入式系統(tǒng) 算法優(yōu)化
上傳時(shí)間： 2013-04-24
上傳用戶：liansi
軟開關(guān)技術(shù)是電力電子裝置向高頻化、高功率密度化發(fā)展的關(guān)鍵技術(shù)，已成為現(xiàn)代電力電子技術(shù)研究的熱點(diǎn)之一。微處理器的出現(xiàn)促進(jìn)了電力電子變換器的控制技術(shù)從傳統(tǒng)的模擬控制轉(zhuǎn)向數(shù)字控制，數(shù)字控制技術(shù)可使控制電路大為簡(jiǎn)化，并能提高系統(tǒng)的抗干擾能力、控制靈活性、通用性以及智能化程度。本文提出了一種利用耦合輸出電感的新型次級(jí)箝位ZVZCS PWM DC/DC變換器，其反饋控制采用數(shù)字化方式。 論文分析了該新型變換器的工作原理，推導(dǎo)了變換器各種狀態(tài)時(shí)的參數(shù)計(jì)算方程；設(shè)計(jì)了以ARW芯片LPC2210為核心的數(shù)字化反饋控制系統(tǒng)，通過軟件設(shè)計(jì)實(shí)現(xiàn)了PWM移相控制信號(hào)的輸出；運(yùn)用Pspice9.2軟件成功地對(duì)變換器進(jìn)行了仿真，分析了各參數(shù)對(duì)變換器性能的影響，并得出了變換器的優(yōu)化設(shè)計(jì)參數(shù)；最后研制出基于該新型拓?fù)浜蛿?shù)字化控制策略的1千瓦移相控制零電壓零電流軟開關(guān)電源，給出了其主電路、控制電路、驅(qū)動(dòng)電路、保護(hù)電路及高頻變壓器等的設(shè)計(jì)過程，并在實(shí)驗(yàn)樣機(jī)上測(cè)量出了實(shí)際運(yùn)行時(shí)的波形。 理論分析與實(shí)驗(yàn)結(jié)果表明：該變換器拓?fù)淠軐?shí)現(xiàn)超前橋臂的零電壓開關(guān)，滯后橋臂的零電流開關(guān)；采用ARM微控制器進(jìn)行數(shù)字控制，較傳統(tǒng)的純模擬控制實(shí)時(shí)反應(yīng)速度更快、電源穩(wěn)壓性能更好、外圍電路更簡(jiǎn)單、設(shè)計(jì)更靈活等，為實(shí)現(xiàn)智能化數(shù)字電源創(chuàng)造了基礎(chǔ)，具有廣泛的應(yīng)用前景和巨大的經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-08-03
上傳用戶：cc1
LDPC碼以其接近Shannon極限的優(yōu)異性能在編碼界引起了轟動(dòng)，成為研究的熱點(diǎn)。隨著研究的不斷深入和技術(shù)的發(fā)展，目前，LDPC碼已經(jīng)被多個(gè)通信系統(tǒng)定為信道編碼方案，并被應(yīng)用到第二代數(shù)字視頻廣播衛(wèi)星(DVB—S2)通信系統(tǒng)中。由于LDPC碼譯碼過程中所涉及的數(shù)據(jù)量龐大，譯碼時(shí)序控制復(fù)雜，如何實(shí)現(xiàn)LDPC碼譯碼器成為了人們研究的重點(diǎn)。 論文以基于FPGA實(shí)現(xiàn)LDPC碼譯碼器為研究目標(biāo)，主要對(duì)譯碼算法選擇、譯碼數(shù)據(jù)量化、定點(diǎn)數(shù)據(jù)表示方式、譯碼算法關(guān)鍵運(yùn)算單元的FPGA設(shè)計(jì)和譯碼的時(shí)序控制進(jìn)行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點(diǎn)分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對(duì)四種譯碼算法的糾錯(cuò)性能和譯碼復(fù)雜度進(jìn)行比較論證，選出適合硬件實(shí)現(xiàn)的譯碼方案。結(jié)合通信系統(tǒng)，對(duì)譯碼算法進(jìn)行仿真分析，確定了譯碼算法的各個(gè)參數(shù)值和譯碼量化方案。 在系統(tǒng)仿真分析論證的基礎(chǔ)之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語(yǔ)言編寫譯碼功能模塊，并基于FPGA實(shí)現(xiàn)了固定譯碼長(zhǎng)度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對(duì)譯碼器進(jìn)行了功能驗(yàn)證和時(shí)序驗(yàn)證，最后模擬通信系統(tǒng)完成了譯碼器的硬件測(cè)試。
標(biāo)簽： LDPC FPGA 譯碼器 實(shí)現(xiàn)研究
上傳時(shí)間： 2013-04-24
上傳用戶：1234567890qqq
H.264/AVC是ITU與ISO/IEC(International Standard Organization/Intemational Electrotechnical Commission國(guó)際標(biāo)準(zhǔn)化組織/國(guó)際電工委員會(huì))聯(lián)合推出的活動(dòng)圖像編碼標(biāo)準(zhǔn)。作為最新的國(guó)際視頻編碼標(biāo)準(zhǔn)，H.264/AVC與MPEG-4、H.263等視頻編碼標(biāo)準(zhǔn)相比，性能有了很大提高，并已在流媒體、數(shù)字電視、電話會(huì)議、視頻存儲(chǔ)等諸多領(lǐng)域得到廣泛的應(yīng)用?；谏舷挛牡淖赃m應(yīng)二進(jìn)制算術(shù)編碼(Conrext-based Adaptive Binary Arithmetic Coding，CABAC)是H.264/AVC的兩個(gè)熵編碼方案之一，相對(duì)于另一熵編碼方案-CAVLC(基于上下文的自適應(yīng)可變長(zhǎng)編碼)，CABAC具有更高的數(shù)據(jù)壓縮率：在同等編碼質(zhì)量下要比CAVLC提高10％～15％的壓縮率。CABAC能實(shí)現(xiàn)很高的數(shù)據(jù)壓縮率，但這是以增加實(shí)現(xiàn)的復(fù)雜性為代價(jià)的。在已有的硬件實(shí)現(xiàn)方法上，CABAC的解碼效率并不高。 論文在深入研究CABAC解碼算法及其實(shí)現(xiàn)流程，并在仔細(xì)分析了H.264/AVC碼流結(jié)構(gòu)的基礎(chǔ)上，總結(jié)出了影響CABAC解碼效率的各個(gè)環(huán)節(jié)，并以此為出發(fā)點(diǎn)，對(duì)CABAC解碼所需中的各個(gè)功能模塊進(jìn)行了優(yōu)化設(shè)計(jì)，設(shè)計(jì)出一種新的CABAC解碼器結(jié)構(gòu)，相對(duì)于一般的CABAC解碼器，它的解碼效率得到了顯著提高。論文針對(duì)影響CABAC解碼過程的"瓶頸"問題一多次訪問存儲(chǔ)部件影響解碼速率，提出了新的存儲(chǔ)組織方式，并根據(jù)CABAC的碼流結(jié)構(gòu)特性，采用4個(gè)子解碼器級(jí)聯(lián)的方式來進(jìn)一步提高解碼速率。 最后，用Verilog語(yǔ)言對(duì)所設(shè)計(jì)的CABAC解碼器進(jìn)行了描述，用EDA軟件對(duì)其進(jìn)行了仿真，并在FPGA上驗(yàn)證了其功能，結(jié)果顯示，該CABAC解碼器結(jié)構(gòu)顯著提高了解碼效率，能夠滿足高檔次實(shí)時(shí)通訊的要求。
上傳時(shí)間： 2013-07-03
上傳用戶：huazi
糾錯(cuò)碼技術(shù)是一種通過增加一定冗余信息來提高信息傳輸可靠性的有效方法。RS碼是一種典型的糾錯(cuò)碼，在線性分組碼中，它具有最強(qiáng)的糾錯(cuò)能力，既能糾正隨機(jī)錯(cuò)誤，也能糾正突發(fā)錯(cuò)誤，在深空通信、移動(dòng)通信、磁盤陣列、光存儲(chǔ)及數(shù)字視頻廣播(DVB)等系統(tǒng)中具有廣泛的應(yīng)用。 DVD是一種高容量的存儲(chǔ)媒質(zhì)。DVD技術(shù)的應(yīng)用很廣泛，在數(shù)字技術(shù)中占有重要地位。DVD系統(tǒng)中采用里德-所羅門乘積碼(RS-PC：Reed-Solomon ProductCode)進(jìn)行糾錯(cuò)，RS碼譯碼器在伺服芯片中具有重要作用。 FPGA在開發(fā)階段具有安全、方便、可隨時(shí)修改設(shè)計(jì)等不可替代的優(yōu)點(diǎn)，在電子系統(tǒng)中采用FPGA可以極大的提升硬件系統(tǒng)設(shè)計(jì)的靈活性，可靠性，同時(shí)提高硬件開發(fā)的速度和降低系統(tǒng)的成本。FPGA的固有優(yōu)點(diǎn)使其得到越來越廣泛的應(yīng)用，F(xiàn)PGA設(shè)計(jì)技術(shù)也被越來越多的設(shè)計(jì)人員所掌握。 本文首先介紹了編碼理論和常用的RS編譯碼算法，提出RS編碼器實(shí)現(xiàn)方案，詳細(xì)分析了譯碼器的ME算法和改進(jìn)BM算法的實(shí)現(xiàn)，針對(duì)ME算法提出了一種流水線結(jié)構(gòu)的糾刪糾錯(cuò)RS譯碼器實(shí)現(xiàn)方案，在譯碼器復(fù)雜度和延時(shí)上作了折衷，降低了譯碼器的復(fù)雜度并提高了最高工作頻率，利用有限域乘法器的特性對(duì)編譯碼電路進(jìn)行優(yōu)化。這些技術(shù)的采用大大的提高了RS編譯碼器的效率，節(jié)省了RS編譯碼器占用的資源。在Xilinx公司的Virtex-II系列FPGA上設(shè)計(jì)并成功實(shí)現(xiàn)了RS(208，192)編譯碼器。
上傳時(shí)間： 2013-07-20
上傳用戶：xinshou123456
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
