交流穩(wěn)壓電源已經(jīng)廣泛地應(yīng)用于科學(xué)研究、經(jīng)濟建設(shè)、軍事設(shè)施、醫(yī)療儀器以及人民生活等領(lǐng)域，而且用電設(shè)備對電源質(zhì)量要求也日趨嚴格。傳統(tǒng)的交流穩(wěn)壓電源采用模擬電路控制導(dǎo)致了諸如電路復(fù)雜、調(diào)試困難、元件易老化、輸出性能低等固有缺點，已不能滿足各種高精密和數(shù)字化用電設(shè)備的需求。而數(shù)字信號處理技術(shù)和高性能單片機控制器的應(yīng)用，可以很好的解決傳統(tǒng)穩(wěn)壓電源穩(wěn)態(tài)精度低，動態(tài)性能差，監(jiān)控不易等難題本文正是針對這一問題，設(shè)計開發(fā)一種高性能數(shù)字化交流穩(wěn)壓電源控制器。文章中使用AT89S52單片機作為主控制器，完成了系統(tǒng)的硬件設(shè)計。穩(wěn)壓電源控制器是由電壓檢測反饋裝置、主控制器、電機驅(qū)動組成，其中單片機控制器是穩(wěn)壓控制系統(tǒng)的關(guān)鍵部分，負責(zé)對自耦調(diào)壓器的輸出電壓反饋信號進行處理并輸出脈沖控制信號來控制電機的運動。系統(tǒng)的硬件設(shè)計了電機驅(qū)動電路，電壓信號的采集等電路。整個硬件系統(tǒng)結(jié)構(gòu)緊湊，工作可靠。關(guān)鍵詞：單片機：自耦調(diào)壓器：步進電機當(dāng)今世界人民的生活水平不斷提高，很多大功率家用電器已經(jīng)進入普通家庭，電器的廣泛使用與電能供應(yīng)之間的矛盾越來越突出。在用電高峰期，很多地方有電網(wǎng)電壓嚴重下降的現(xiàn)象，而在用電低谷期，電網(wǎng)電壓又會升得太高；在一些邊遠地區(qū)，電網(wǎng)電壓長期偏低：一些負荷變化較快的地區(qū)，電網(wǎng)電壓嚴重波動。這些現(xiàn)象都很容易對用電設(shè)備造成損害，甚至有可能帶來嚴重的損失。另一方面，一些醫(yī)療設(shè)備的工作電壓需要很高，這就要求很高的電能質(zhì)量。由此可見，高穩(wěn)定度的交流穩(wěn)壓電源具有非常廣大的應(yīng)用空間。最常見、最便宜、最簡單的穩(wěn)壓設(shè)備就是手動調(diào)節(jié)的圓柱形自耦調(diào)壓器，可是它的輸出不能自動隨著電壓的變化而變化。本設(shè)計就是對自耦調(diào)壓器調(diào)壓經(jīng)行改造基礎(chǔ)上結(jié)合單片機的應(yīng)用而設(shè)計的能跟據(jù)電網(wǎng)電壓自動輸出穩(wěn)定電壓的智能交流電源控制器。
標簽： 智能交流穩(wěn)壓電源 控制器
上傳時間： 2022-03-30
上傳用戶：
隨著電力電子技術(shù)的飛速發(fā)展,越來越多的電力電子裝置被廣泛應(yīng)用到各個領(lǐng)域,其中相當(dāng)一部分負荷具有非線性或具有時變特性,使電網(wǎng)中暫態(tài)沖擊、無功功率、高次諧波及三相不平衡問題日趨嚴重,給電網(wǎng)的供電質(zhì)量造成嚴重的污染和損耗.因此,對電力系統(tǒng)進行諧波抑制和無功補償,提高電網(wǎng)供電質(zhì)量變得十分重要.電力有源濾波器(Active Power Filter,簡稱APF)與無源濾波器相比,APF具有高度可控制和快速響應(yīng)特性,并且能跟蹤補償各次諧波、自動產(chǎn)生所需變化的無功功率和諧波功率,其特性不受系統(tǒng)影響,無諧波放大威脅.并聯(lián)型電力有源濾波器(Shunt Active Power Filter,簡稱SAPF)更是得到了廣泛的應(yīng)用. 近年來,自適應(yīng)算法中的遞推最小二乘法(簡稱RLS)應(yīng)用越來越廣泛,該算法簡單,收斂速度快.應(yīng)用基于RLS自適應(yīng)算法的濾波器(簡稱RLS濾波器),可以快速有效的濾除雜波,同時自動調(diào)整濾波器參數(shù),不斷改進濾波性能,最終得到所需的信號. 本文研究了基于平均功率和RLS自適應(yīng)算法的并聯(lián)型有源濾波器.它的參考電流是一個同電網(wǎng)相電壓同相位的三相平衡的有功電流,它包含兩個分量:一個是由實測的三相負載瞬時功率計算得到的,基于平均功率算法的電網(wǎng)應(yīng)該為負載各相提供的有功電流瞬時參考值；另一個是為了維持有源濾波器中逆變器的直流母線電壓基本恒定,主要通過RLS濾波器計算得出的電網(wǎng)各相應(yīng)該提供的有功電流瞬時參考值.兩個分量的計算共同構(gòu)成了該有源濾波器參考電流的計算.補償電流指令值與實際補償電流比較生成控制逆變橋工作的PWM脈沖,生成補償電流,達到補償負載無功和抑制諧波的目的. 應(yīng)用RLS濾波器得到維持直流母線電壓恒定的直流側(cè)有功系數(shù)A<,dc>,克服了傳統(tǒng)PI控制中參數(shù)難以得到且由于參數(shù)過于敏感而導(dǎo)致補償后電流紋波太大的問題.使得當(dāng)穩(wěn)態(tài)時SAPF自身的功率損耗和暫態(tài)負載變化時因為直流側(cè)電容提供電網(wǎng)和負載之間的有功功率差而引起的電壓的波動迅速反饋到指令電流的計算中.RLS算法收斂快,SAPF實時性大大提高.基于該方法的SAPF結(jié)構(gòu)簡單,無需鎖相器. 根據(jù)本文的算法應(yīng)用MATAB建立了仿真系統(tǒng),仿真結(jié)果表明基于該算法的SAPF的可行性和實時性.
標簽： RLS 功率 自適應(yīng)算法
上傳時間： 2013-04-24
上傳用戶：mfhe2005
直流電動機具有優(yōu)良的調(diào)速特性,調(diào)速平滑、簡單,且范圍大.同時其過載能力大,能承受頻繁的沖擊負載,廣泛應(yīng)用于切削機床、造紙機等高性能可控電力拖動領(lǐng)域. 以往直流調(diào)速系統(tǒng)控制器采用分立元件,其故障率高,穩(wěn)定性差,技術(shù)落后,很難滿足生產(chǎn)的需要.隨著計算機技術(shù)及通信技術(shù)的發(fā)展,數(shù)字化直流調(diào)速系統(tǒng)克服了這一不足,成為直調(diào)系統(tǒng)的主流. 本文設(shè)計的系統(tǒng)以DSP為主控芯片,監(jiān)控系統(tǒng)控制芯片使用P89C669單片機,通過上下位機的數(shù)據(jù)通訊,實現(xiàn)系統(tǒng)參數(shù)設(shè)計和調(diào)節(jié)的數(shù)字化.下面是具體工作闡述: 1.設(shè)計了電封閉直流調(diào)速系統(tǒng)的硬件和軟件,完成兩臺同軸電機的電封閉實驗. 2.主電路使用三菱公司的IPM-PS21867作為功率輸出模塊,同時設(shè)計了驅(qū)動保護電路、控制電路以及通信保護電路. 3.采用PWM控制方式,編寫了系統(tǒng)的軟件.主要包括主程序、通訊顯示程序以及中斷服務(wù)子程序. 4.完成了樣機的整體布局和調(diào)試,實現(xiàn)了系統(tǒng)的雙閉環(huán)控制. 5.針對由于負載、轉(zhuǎn)動慣量等的變化影響系統(tǒng)的調(diào)速性能,本文基于模型參考自適應(yīng)控制原理,給出了雙閉環(huán)調(diào)速系統(tǒng)自適應(yīng)的Narendra方案的具體實現(xiàn),通過仿真驗證方案的可行性.
標簽： DSP 控制 直流調(diào)速系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：kennyplds
自適應(yīng)濾波器的硬件實現(xiàn)一直是自適應(yīng)信號處理領(lǐng)域研究的熱點。隨著電子技術(shù)的發(fā)展，數(shù)字系統(tǒng)功能越來越強大，對器件的響應(yīng)速度也提出更高的要求。 本文針對用通用DSP 芯片實現(xiàn)的自適應(yīng)濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現(xiàn)的自適應(yīng)濾波器開發(fā)效率低的缺點，提出了一種基于DSP Builder系統(tǒng)建模的設(shè)計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應(yīng)濾波器的點M文件，改變自適應(yīng)參數(shù)，進行了一系列的仿真，對算法迭代步長、濾波器的階數(shù)與收斂速度和濾波精度進行了研究，得出了最佳自適應(yīng)參數(shù)，即迭代步長μ=0.0057，濾波器階數(shù)m=8，為硬件實現(xiàn)提供了參考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應(yīng)濾波器的模型，結(jié)合多種EDA工具，在EPFlOKl00EQC208-1器件上設(shè)計出了最高數(shù)據(jù)處理速度為36.63MHz的8階LMS自適應(yīng)濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設(shè)計的8階自適應(yīng)濾波器數(shù)據(jù)處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設(shè)計的8階自適應(yīng)濾波器處理速度25倍多，開發(fā)效率和器件性能都得到了大大地提高，這種全新的設(shè)計理念與設(shè)計方法是EDA技術(shù)的前沿與發(fā)展方向。 最后，采用異步FIFO技術(shù)，設(shè)計了高速采樣自適應(yīng)濾波系統(tǒng)，完成了對雙通道AD器件AD9238與自適應(yīng)濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統(tǒng)硬件實現(xiàn)的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統(tǒng)的成本。
標簽： FPGA 高速采樣 自適應(yīng)濾波
上傳時間： 2013-06-01
上傳用戶：ynwbosss
模糊控制是智能控制的重要組成部分，它能對那些不能建立精確數(shù)學(xué)模型的場合進行有效的控制；近年來，F(xiàn)PGA及EDA技術(shù)發(fā)展迅速。本論文就是要結(jié)合這兩種先進技術(shù)，在一塊FPGA芯片上實現(xiàn)一個雙輸入單輸出的模糊控制器，并嘗試將ADC和DAC集成在該芯片中，以簡化系統(tǒng)設(shè)計。 首先闡述了模糊控制的理論基礎(chǔ)，重點介紹了雙輸入單輸出的模糊控制算法；然后在簡單介紹FPGA結(jié)構(gòu)和VHDL語言的基礎(chǔ)上，采用自項向下的設(shè)計方法，應(yīng)用主流EDA工具進行模糊控制各模塊的設(shè)計，并對每個模塊進行仿真；最后將各模塊組成一完整的模糊控制器，在EDA工具上進行仿真驗證和編程下載，并用一個溫度控制實驗驗證了控制器的功能，證明該控制器滿足一般控制應(yīng)用的要求。 本論文是以VHDL和FPGA為代表的現(xiàn)代數(shù)字系統(tǒng)設(shè)計技術(shù)在智能控制領(lǐng)域應(yīng)用的一個嘗試，拓寬了模糊控制器的實現(xiàn)形式，相比于傳統(tǒng)的以單片機為載體的模糊控制器，在系統(tǒng)的簡單性、實時性和經(jīng)濟性方面都有顯著的增強，是一種值得采用的方法。 由于在算法的處理上采取了一定的簡化，所以損失了一定的精度。今后可以在算法上進行完善，設(shè)計出高精度的模糊控制器。
上傳時間： 2013-06-07
上傳用戶：haoxiyizhong
減搖鰭是船舶與海洋工程中的一種重要系統(tǒng)，目前已在多種船舶中廣泛應(yīng)用。減搖鰭對于提高船舶耐波性，增加船舶使用壽命，改善設(shè)備與人員的工作條件，提高艦艇的戰(zhàn)斗力具有重要作用。減小船舶橫搖是目前船舶運動控制領(lǐng)域的重要課題之一。本文以船舶減搖鰭系統(tǒng)作為研究對象，重點講述了基于ARM處理器的減搖鰭控制器的設(shè)計與實現(xiàn)方案。 減搖鰭系統(tǒng)目前大多采用基于力矩對抗原理的PID控制器。控制器的性能對船舶自然橫搖周期和無因次橫搖衰減系數(shù)有著很大的依賴關(guān)系。由于船舶橫搖運動的復(fù)雜性、非線性、時變性和海況的不確定性，經(jīng)典PID控制難以獲得滿意的控制效果。采用先進的控制策略是解決這一問題的有效方法。本論文將模糊控制與PID控制相結(jié)合，實現(xiàn)了無須精確的對象模型，只須將操作人員和專家長期實踐積累的經(jīng)驗知識用控制規(guī)則模型化，然后用模糊推理在線辨識對象特征參數(shù)，便可對PID參數(shù)實現(xiàn)自整定。另外，浪級調(diào)節(jié)器做為減搖鰭控制器的一個重要組成部分，本論文也對其設(shè)計進行了研究，提出了一種基于海浪譜估計的浪級調(diào)節(jié)器的設(shè)計方法，彌補了傳統(tǒng)浪級調(diào)節(jié)器不能充分利用海浪信息的不足。 目前大多數(shù)的減搖鰭控制器使用單片機作為主處理器或者以工控機為基礎(chǔ)開發(fā)而來的，前者集成度不高，穩(wěn)定性也不好，而后者成本較高。因此，本課題設(shè)計了一款新型的基于ARM處理器的減搖鰭控制器，解決了上述問題。該系統(tǒng)主要由硬件平臺和軟件平臺兩部分組成。硬件平臺主要包括基于飛利浦公司的LPC2214的控制器核心電路和輔助實現(xiàn)控制的驅(qū)動電路；軟件平臺主要是基于ARM的軟件，包括啟動代碼和應(yīng)用程序。 研究結(jié)果表明：開發(fā)的嵌入式減搖鰭控制系統(tǒng)不僅具有集成度高、性價比高、性能優(yōu)越、抗干擾能力強、穩(wěn)定性好、實時性高等優(yōu)點。同時更能夠適應(yīng)減搖鰭控制系統(tǒng)智能化的發(fā)展趨勢，所以該減搖鰭控制器具有很好的使用價值及意義。
上傳時間： 2013-07-10
上傳用戶：giser
在直流電氣傳動系統(tǒng)中使用的可控直流電源大部分是晶閘管相控整流電源,而晶閘管觸發(fā)脈沖形成單元是晶閘管相控整流系統(tǒng)的重要組成部分.該設(shè)計采用現(xiàn)場可編程門陣列控制實現(xiàn)了晶閘管觸發(fā)器的數(shù)字化,與傳統(tǒng)的晶閘管觸發(fā)控制器相比有脈沖對稱度好等許多優(yōu)點,具有廣闊的應(yīng)用前景.該論文首先系統(tǒng)分析了晶閘管觸發(fā)器的各種性能指標,并對常見的觸發(fā)器進行了分類.通過分析不同類型觸發(fā)器的優(yōu)缺點,最終確定采用三相同步的絕對觸發(fā)方式,這種方式在控制器內(nèi)部資源允許的前提下,在外圍電路很少的情況下就能實現(xiàn)高性能控制,簡化了系統(tǒng)設(shè)計.其次,對開發(fā)硬件和軟件以及編程語言進行了介紹.另外,詳細闡述了采用現(xiàn)場可編程門陣列EPFl0K10器件實現(xiàn)具有相序自適應(yīng)、缺相保護等功能的晶閘管觸發(fā)器的軟硬件設(shè)計.最后,使用自主開發(fā)的觸發(fā)器構(gòu)成一套三相全控橋整流設(shè)備,并給出了實驗結(jié)果和波形分析.試驗結(jié)果表明,該論文設(shè)計的基于FPGA/CPLD的晶閘管智能觸發(fā)控制器能夠滿足一般工業(yè)控制要求,達到了預(yù)期的目的.
上傳時間： 2013-04-24
上傳用戶：baitouyu
傳統(tǒng)PLC使用時會出現(xiàn)一些問題，如程序死循環(huán)、程序跑飛、需要龐大的編譯系統(tǒng)作支持和不能實現(xiàn)精確位置控制等等；而發(fā)展到OPENPLC后，這些問題依然存在。為了更好地解決這些問題，本文提出一種全新的可編程控制器現(xiàn)場集成技術(shù)，用FPGA來實現(xiàn)PLC的功能，拋棄傳統(tǒng)PLC“程序”的概念，以“硬件線路”來實現(xiàn)控制功能，不論在經(jīng)濟上還是在性能上都具有更大的優(yōu)勢。 本課題在對國內(nèi)外可編程控制器，重點是HardPLC的開發(fā)和應(yīng)用的進展進行概述和分析的基礎(chǔ)上，系統(tǒng)開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻為： 1.對比分析了CPLD和FPGA的性能特點，闡明了Xilinx公司FPGA芯片結(jié)構(gòu)的兩個創(chuàng)新概念，指出了其優(yōu)越性能的結(jié)構(gòu)基礎(chǔ)； 2.系統(tǒng)分析了用HardPLC實現(xiàn)控制系統(tǒng)時的一些通用模塊，對每個模塊的工作原理進行了深入的探討，用VHDL語言建立了每個模塊的模型，在此基礎(chǔ)上進行了仿真、綜合，為進一步研究可編程控制器的現(xiàn)場集成奠定了基礎(chǔ)； 3.在仿真綜合的基礎(chǔ)上，用所建立的模型完成了特定邏輯控制系統(tǒng)的控制要求，充分展示了其實際應(yīng)用的可行性； 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎(chǔ)上，確定了應(yīng)用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發(fā)具有我國自主知識產(chǎn)權(quán)的HardPLC組成IP庫具有一定的理論意義；對特定系統(tǒng)的控制實現(xiàn)，充分展示了基于FPGA的可編程控制器現(xiàn)場集成技術(shù)可以廣泛應(yīng)用于工控領(lǐng)域，加大推廣力度和建立更多的IP庫，在許多應(yīng)用場合可以取代傳統(tǒng)的PLC控制系統(tǒng)，為工控領(lǐng)域提供高可靠、低價格、簡單易操作的解決方案，這將帶來巨大的社會經(jīng)濟效益；所確定的FPGA芯片配置模式可廣泛應(yīng)用于對FPGA芯片配置數(shù)據(jù)的加載，在實踐生產(chǎn)中具有重要的實用價值。
標簽： FPGA 可編程控制器 集成技術(shù) 應(yīng)用研究
上傳時間： 2013-05-30
上傳用戶：dtvboyy
基于ARM的嵌入式運動控制器是集計算機數(shù)字控制技術(shù)、ARM技術(shù)、運動控制技術(shù)以及嵌入式操作系統(tǒng)技術(shù)等技術(shù)為一體的技術(shù)含量高的運動控制器；是對低成本、高性能運動控制器研究的一個新的嘗試。本論文的研究重是點基于雙端口RAM上下位機通訊的數(shù)控系統(tǒng)總體軟件架構(gòu)設(shè)計、嵌入式運動控制器軌跡規(guī)劃算法的研究、嵌入式系統(tǒng)軟件的構(gòu)建以及運動控制器外設(shè)驅(qū)動程序的開發(fā)，其主要工作及成果如下： 1．針對數(shù)控系統(tǒng)上下位機信息交互頻繁，提出了一種基于雙端口RAM通訊結(jié)構(gòu)的上下位機交互方式，實現(xiàn)了上下位機信息的高速、穩(wěn)定通訊；且完成了基于雙端口RAM上下位機通訊結(jié)構(gòu)的數(shù)控系統(tǒng)總體軟件架構(gòu)設(shè)計。 2. 針對目前高速數(shù)控加工軌跡規(guī)劃中存在的一些關(guān)鍵問題進行深入的探討。提出一種軌跡拐角的速度平滑方法，當(dāng)高速加工不在同一直線方向而形成拐角的加工段時，在拐角過渡時能獲得很好的速度響應(yīng)和較小的輪廓誤差；還提出了一種高速數(shù)控加工小線段的前瞻平滑算法，當(dāng)高速加工多段微小直線段時，能夠優(yōu)化規(guī)劃多段微小線段的加工速度，有效避免了頻繁的加減速給系統(tǒng)帶來較大沖擊以及加工效率低的問題。 3. 構(gòu)建了適合本運動控制器系統(tǒng)的系統(tǒng)軟件；研究了嵌入式運動控制器引導(dǎo)程序的移植、嵌入式Linux內(nèi)核的優(yōu)化配置以及根文件系統(tǒng)的構(gòu)建。 4．探討了Linux驅(qū)動程序開發(fā)的原理以及流程；并以雙端口RAM為例介紹了運動控制外設(shè)驅(qū)動程序開發(fā)的方法。
上傳時間： 2013-07-02
上傳用戶：笨小孩
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內(nèi)容包括中央處理器、指令系統(tǒng)、存儲系統(tǒng)、總線和輸入輸出系統(tǒng)等方面，學(xué)生在學(xué)習(xí)該課程時，普遍覺得內(nèi)容抽象難于理解。但借助于該計算機組成原理實驗系統(tǒng)，學(xué)生通過實驗環(huán)節(jié)，可以進一步融會貫通學(xué)習(xí)內(nèi)容，掌握計算機各模塊的工作原理，相互關(guān)系的來龍去脈。 為了增強實驗系統(tǒng)的功能，提高系統(tǒng)的靈活性，降低實驗成本，我們采用FPGA芯片技術(shù)來徹底更新現(xiàn)有的計算器組成原理實驗平臺。該技術(shù)可根據(jù)用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，F(xiàn)PGA芯片具有重復(fù)編程能力，使得系統(tǒng)內(nèi)硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統(tǒng)設(shè)計概念，使實驗系統(tǒng)具有極強的靈活性和適應(yīng)性。它不僅使該系統(tǒng)性能的改進和擴充變得十分簡易和方便，而且使學(xué)生自己設(shè)計不同的實驗變?yōu)榭赡堋Ｓ嬎銠C組成原理實驗的最終目的是讓學(xué)生能夠設(shè)計CPU，但首先，學(xué)生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構(gòu)成CPU的。因此，我們必須先設(shè)計出一個教學(xué)用的以FPGA芯片為核心的硬件平臺，然后在此基礎(chǔ)上開發(fā)出VHDL部件庫及主要邏輯功能，并設(shè)計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統(tǒng)，由于VHDL的高標準化和硬件描述能力，現(xiàn)代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現(xiàn)。同時設(shè)計實驗內(nèi)容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復(fù)合運算實驗、存儲器實驗、數(shù)據(jù)通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關(guān)聯(lián)的系統(tǒng)。每個實驗先由教師講解原理及原理圖，學(xué)生根據(jù)教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學(xué)生實驗實際上是編寫VHDL，不需要寫得很復(fù)雜，只要能調(diào)用接口，然后將程序燒入平臺，這樣既不會讓學(xué)生花太多的時間在畫電路圖上，又能讓學(xué)生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統(tǒng)的硬件組成。系統(tǒng)采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據(jù)不同的實驗要求，規(guī)劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構(gòu)成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設(shè)計，如何運用VHDL技術(shù)來依次實現(xiàn)CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經(jīng)過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設(shè)計自動化(EDA)工具研發(fā)商所采用，并隨同EDA設(shè)計工具一起廣泛地進入了數(shù)字系統(tǒng)設(shè)計與研發(fā)領(lǐng)域，目前已成為電子業(yè)界普遍接受的一種硬件設(shè)計技術(shù)。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學(xué)生需要什么樣的實驗條件，實驗內(nèi)容及步驟才能了解當(dāng)今CPU所采用的核心技術(shù)，才能掌握CPU的設(shè)計，運行原理。另外，本論文的背景是需要學(xué)生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環(huán)境下，基本上較為完整的實現(xiàn)了一個基于FPGA的實驗平臺方案。在此基礎(chǔ)上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統(tǒng)中的應(yīng)用提供研究思路和參考方案。論文的研究結(jié)果將對FPGA與VHDL標準的進一步發(fā)展具有重要的理論和現(xiàn)實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
