隨著存儲技術的迅速發展，存儲業務需求的不斷增長，獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統的性能。磁盤陣列技術采用硬件和軟件兩種方式實現，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統提供的軟件實現磁盤冗余陣列功能，對系統資源利用率高，節省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術實現RAID控制器硬件設計，完成磁盤陣列啟動、數據緩存（Cache）以及數據XOR校驗等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統設計方案：獨立微處理器和較大容量的內存；實現RAID級別遷移，在線容量擴展，在線數據熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內置硬PowerPC完成RAID服務器部分配置和管理工作，運行Linux操作系統、RAID管理軟件等。控制器既可以作為RAID控制卡在服務器上使用，也可作為一個獨立的系統，成為磁盤陣列的調試平臺。 隨著集成電路的發展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實現時分別從疊層設計、布局、電源完整性、阻抗匹配和串擾等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進行了信號完整性分析及仿真。
上傳時間： 2013-04-24
上傳用戶：jeffery
SD4840/4841/4842/4843/4844是用于開關電源的內置高壓MOSFET電流模式PWM控制器系列產品。該電路待機功耗低，啟動電流低。在待機模式下，電路進入打嗝模式，從而有效地降低電路的
上傳時間： 2013-04-24
上傳用戶：gcs333
Hy3100高效DC/DC升壓控制器特點• 低電壓工作：可保證以0.9 V (IOUT = 1 mA)啟動• 占空系數
上傳時間： 2013-04-24
上傳用戶：hsj3927
XN1043是一款高集成度、高性能的電流模式PWM控制器芯片。適用于電源適配器等中小功率的開關電源設備。
上傳時間： 2013-07-22
上傳用戶：獨孤求源
數控系統在工礦領域已得到廣泛應用，計算機數控系統通過對數字化信息的處理和運算，并轉化成脈沖信號，實現對步進電機的控制，進而控制數控機床動作和零件加工。隨著嵌入式技術的發展，我們可以設計規模更小，成本更低，功能更特定的嵌入式系統來完成傳統計算機數控系統所完成的工作。 步進電機以其精度高、控制靈活、定位準確、起停迅速、工作可靠、能直接接受數字信號的特點，成為數控系統中的重要執行部件。然而根據步進電機的特性，必須要采取適當而有效的升降速控制策略，特別是在多電機連動的系統中，對多個電機連動的速度控制和脈沖分配也很值得研究。在本文中作者將介紹一種三軸連動的速度控制和脈沖分配的優化算法，以及其在基于FPGA和ARM配合的高速數控雕刻機控制系統中的實現。 在本文中還可以看見，為了減小本系統中主控MCU的壓力，作者還將利用FPGA來設計一個針對多電機連動的速度控制和脈沖分配優化算法的外圍定制控制器。 最終實驗結果表明，作者所提出的優化算法及其在本系統的實現方案，完全達到客戶所提出的高速數控雕刻機控制系統的各項設計性能指標。
上傳時間： 2013-07-02
上傳用戶：dreamboy36
自適應濾波器的硬件實現一直是自適應信號處理領域研究的熱點。隨著電子技術的發展，數字系統功能越來越強大，對器件的響應速度也提出更高的要求。 本文針對用通用DSP 芯片實現的自適應濾波器處理速度低和用HDL語言編寫底層代碼用FPGA實現的自適應濾波器開發效率低的缺點，提出了一種基于DSP Builder系統建模的設計方法。以隨機2FSK信號作為研究對象，首先在matlab上編寫了LMS去噪自適應濾波器的點M文件，改變自適應參數，進行了一系列的仿真，對算法迭代步長、濾波器的階數與收斂速度和濾波精度進行了研究，得出了最佳自適應參數，即迭代步長μ=0.0057，濾波器階數m=8，為硬件實現提供了參考。 然后，利用最新DSP Builder工具建立了基于LMS算法的8階2FSK信號去噪自適應濾波器的模型，結合多種EDA工具，在EPFlOKl00EQC208-1器件上設計出了最高數據處理速度為36.63MHz的8階LMS自適應濾波器，其速度是文獻[3]通過編寫底層VHDL代碼設計的8階自適應濾波器數據處理速度7倍多，是文獻[50]采用DSP通用處理器TMS320C54X設計的8階自適應濾波器處理速度25倍多，開發效率和器件性能都得到了大大地提高，這種全新的設計理念與設計方法是EDA技術的前沿與發展方向。 最后，采用異步FIFO技術，設計了高速采樣自適應濾波系統，完成了對雙通道AD器件AD9238與自適應濾波器的高速匹配控制，在QuartusⅡ上進行了仿真，給出了系統硬件實現的原理框圖，并將采樣濾波控制器與異步FIF0集成到同一芯片上，既能有效降低高頻可能引起的干擾又降低了系統的成本。
上傳時間： 2013-06-01
上傳用戶：ynwbosss
甚短距離傳輸(VSR)是一種用于短距離(約300 m～600m)內進行數據傳輸的光傳輸技術.它主要應用于網絡中的交換機、核心路由器(CR)、光交叉連接設備(OXC)、分插復用器(ADM)和波分復用(WDM)終端等不同層次設備之間的互連,具有構建方便、性能穩定和成本低等優點,是光通信技術發展的一個全新領域,逐漸成為國際通用的標準技術,成為全光網的一個重要組成部分. 本文深入研究了VSR并行光傳輸系統,完成了VSR技術的核心部分--轉換器子系統的設計與實現,使用現場可編程陣列FPGA(Field Programmable GateArray)來完成轉換器電路的設計和功能實現.深入研究現有VSR4-1.0和VSR4-3.0兩種并行傳輸標準,在其技術原理的基礎上,提出新的VSR并行方案,提高了多模光纖帶的信道利用率,充分利用系統總吞吐量大的優勢,為將來向更高速率升級提供了依據.根據萬兆以太網的技術特點和傳輸要求,提出并設計了用VSR技術實現局域和廣域萬兆以太網在較短距離上的高速互連的系統方案,成功地將VSR技術移植到萬兆以太網上,實現低成本、構建方便和性能穩定的高速短距離傳輸. 本文所有的設計均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上實現,采用Altera的Quartus Ⅱ開發工具和 Verilog HDL硬件描述語言完成了VSR4-1.0轉換器集成電路和萬兆以太網的SERDES的設計和仿真,并給出了各模塊的電路結構和仿真結果.仿真的結果表明,所有的設計均能正確的實現各自的功能,完全能夠滿足10Gb/s高速并行傳輸系統的要求.
上傳時間： 2013-07-14
上傳用戶：han0097
當前，在系統級互連設計中高速串行I/O技術迅速取代傳統的并行I/O技術正成為業界趨勢。人們已經意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經達到了物理極限，不能再提供可靠和經濟的信號同步方法。基于串行I/O的設計帶來許多傳統并行方法所無法提供的優點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術正被越來越廣泛地應用于各種系統設計中，包括PC、消費電子、海量存儲、服務器、通信網絡、工業計算和控制、測試設備等。迄今業界已經發展出了多種串行系統接口標準，如PCI Express、串行RapidIO、InfiniBand、千兆以太網、10G以太網XAUI、串行ATA等等。 Aurora協議是為私有上層協議或標準上層協議提供透明接口的串行互連協議，它允許任何數據分組通過Aurora協議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協議在物理層采用千兆位串行技術，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數據傳輸速率。Aurora可優化支持范圍廣泛的應用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統、分布式服務器和存儲子系統等需要極高數據傳輸速率的應用。 傳統的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統的并行總線背板。現在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發展。它由PCI工業計算機制造商協會（PICMG）開發，其主要目的是定義一種開放的通信和計算架構，使它們能被方便而迅速地集成，滿足高性能系統業務的要求。ATCA作為標準串行總線結構，支持高速互聯、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統帶寬的要求。 采用FPGA設計高速串行接口將為設計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內置了最多24個RocketIO收發器，提供從622Mbps到3.125Gbps的數據速率并支持所有新興的高速串行I/O接口標準。結合其強大的邏輯處理能力、豐富的IP核心支持和內置PowerPC處理器，為企業從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規范。本文對串行高速通道技術的發展背景、現狀及應用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預加重等。同時對AdvancedTCA規范以及Aurora鏈路層協議進行了分析， 并在此基礎上給出了FPGA的設計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設計工具，可在標準ATCA機框內完成單通道速率為2.5Gbps的全網格互聯。
上傳時間： 2013-05-29
上傳用戶：frank1234
在機器人學的研究領域中，如何有效地提高機器人控制系統的控制性能始終是研究學者十分關注的一個重要內容。在分析了工業機器人的發展歷程和機器人控制系統的研究現狀后，本論文的主要目標是針對四關節實驗室機器人特有的機械結構和數學模型，建立一個新型全數字的基于DSP和FPGA的機器人位置伺服控制系統的軟、硬件平臺，實現對四關節實驗室機器人的精確控制。 本論文從實際情況出發，首先分析了所研究的四關節實驗室機器人的本體結構，并對其抽象簡化得到了它的運動學數學模型。在明確了實現機器人精確位置伺服控制的控制原理后，我們對機器人控制系統的諸多可行性方案進行了充分論證，并最終決定采用了三級CPU控制的控制體系結構：第一級CPU為上位計算機，它實現對機器人的系統管理、協調控制以及完成機器人實時軌跡規劃等控制算法的運算；第二級CPU為高性能的DSP處理器，它輔之以具有高速并行處理能力的FPGA芯片，實現了對機器人多個關節的高速并行驅動；第三級CPU為交流伺服驅動處理器，它實現了機器人關節伺服電機的精確三閉環誤差驅動控制，以及電機的故障診斷和自動保護等功能。此外，我們采用比普通UART速度快得多的USB來實現上位計算機．與下位控制器之間的數據通信，這樣既保證了兩者之間連接方便，又有效的提高了控制系統的通信速度和可靠性。 機器人系統的軟件設計包括兩個部分：一是采用VC++實現的上位監控軟件系統，它主要負責機器人實時軌跡規劃等控制算法的運算，同時完成用戶與機器人系統之間的信息交互；二是采用C語言實現的下位DSP控制程序，它主要負責接收上位監控系統或者下位控制箱發送的控制信號，實現對機器人的實時驅動，同時還能夠實時的向上位監控系統或者下位控制箱反饋機器人的當前狀態信息。 研究開發出來的四關節實驗室機器人控制器具有控制實時性好、定位精度高、運行穩定可靠的特點，它允許用戶通過上位控制計算機實現對機器人的各種設定作業的控制，也可以讓用戶通過機器人控制箱現場對機器人進行回零、示教等各項操作。
上傳時間： 2013-06-11
上傳用戶：edisonfather
ARM嵌入式技術在工業和生活中正得到越來越廣泛的應用，為了適應技術的發展和社會的需求，滿足為社會培養創新型人才的需要，高校通信類和電子類專業開設ARM嵌入式技術相關課程及其實驗課程將成為趨勢。在課程中設置合理實驗，可以有效提高學生的動手能力和培養創新性思維，幫助學生更快、更好地掌握理論和應用技術。 論文設計的ARM嵌入式教學實驗系統包括一塊適合普通高校嵌入式技術實驗課程教學的實驗開發板及其配套的實驗。該實驗系統針對一般高校所開設的ARM嵌入式技術相關課程的要求而設計，配套實驗符合教學大綱及實驗課時的要求。 論文設計的實驗開發板主要組成模塊有：最小系統，包括控制器模塊、電源模塊、復位模塊、Flash ROM模塊、SDRAM模塊、JTAG接口等；擴展接口，包括LED、鍵盤、RS232串口、I2C接口、液晶模塊、以太網模塊等。實驗開發板采用S3C4510B網絡控制芯片用作控制和信號處理，使用網絡接口芯片DM9161和隔離變壓器H1102完成網絡接入，使用AM29LV160和HY57V641620HG構建16位存儲單元，使用AT24C01和PCF8583來構建I2C接口，使用MAX232完成TTL電平轉換以擴展RS232串口，并擴展鍵盤和LCD實現人機交互。實驗開發板的硬件設計充分考慮了一般高校實驗室的條件和需求，能夠較好地將成本控制在150元左右，有利于在有限的條件下為每個學生盡可能的創造動手制作PCB的實驗條件。實驗板的接口設計能夠讓學生較為方便地開展實驗，并考慮了實驗板擴展和二次開發的需要。 論文設計的實驗系統配套實驗主要有基礎實驗、擴展實驗和設計實驗。基礎實驗主要幫助學生熟悉嵌入式系統的片內資源和特殊功能寄存器的配置方法，對整個嵌入式系統的架構有一定的理解，能編程完成一些簡單的控制功能；擴展實驗主要幫助學生建立嵌入式系統開發和設計的基本理念，能夠設計和實現常見的外設驅動程序，能夠進行操作系統的配置和移植，能夠自行對實驗板進行一定程度的擴展；設計實驗能夠幫助學生提高嵌入式系統的設計開發能力，使學生能根據需要設計出實現一定功能的擴展模塊，從而使實驗板擴展成實現具體功能的工業產品。基礎實驗包括ADS集成環境實驗、鍵盤實驗（GPIO輸入）、LED實驗（GPIO輸出）、定時器實驗、外部中斷實驗、UART串口通信實驗、I2C接口實驗、液晶顯示實驗；擴展實驗包括建立交叉編譯環境實驗、操作系統編譯實驗、操作系統移植實驗、以太網通信實驗、TFTP實驗、WEB訪問實驗；設計實驗包括TCP/IP協議棧實驗、Web服務器實驗。學生通過完成基礎實驗、擴展實驗和設計實驗來達到教學大綱的要求，并可以在此基礎上進行更深入的創新性開發實驗，可以滿足一般高校嵌入式技術實驗課程教學的需要。 論文介紹了嵌入式交叉編譯環境的建立以及實驗開發板設計完成后進行的調試。實驗開發板移植的嵌入式操作系統為uClinux，采用的Bootloader為U-boot。論文還簡單介紹了實驗系統的擴展方案和二次開發方案，并對嵌入式新技術的發展做了粗淺的探討。 論文所做的工作以科學發展觀為指導，是對普通高校ARM嵌入式技術實驗課程設計的一次有益探索。
上傳時間： 2013-04-24
上傳用戶：jjq719719
