隨著電力電子技術(shù)的飛速發(fā)展，越來越多的電力電子裝置被應(yīng)用到各個(gè)領(lǐng)域，給電網(wǎng)注入了不可忽視的無功以及諧波電流。 本文首先介紹了諧波的概念和諧波的危害，闡述了諧波問題研究的必要性和緊迫性，并對(duì)諧波抑制的方法作了簡(jiǎn)單的介紹。并在此基礎(chǔ)上，通過對(duì)有源濾波器和無源濾波器各自的優(yōu)缺點(diǎn)以及有源濾波器裝置的結(jié)構(gòu)、原理的分析，提出了基于DSP控制器的三相三線制并聯(lián)型有源電力濾波器裝置的設(shè)計(jì)方案。 并聯(lián)有源電力濾波器主電路設(shè)計(jì)是核心環(huán)節(jié)之一。本文在三相三線并聯(lián)型有源電力濾波器數(shù)學(xué)模型的基礎(chǔ)上，通過對(duì)采用空間矢量調(diào)制的有源電力濾波器的工作過程的研究和分析，揭示了主電路各參數(shù)之間的相互關(guān)系。根據(jù)瞬態(tài)電流跟蹤指標(biāo)的要求推導(dǎo)出并聯(lián)APF輸出電感的估算公式。基于對(duì)電流跟蹤誤差矢量的度量，推導(dǎo)出直流側(cè)電容電壓臨界值表達(dá)式。詳細(xì)介紹了輸出濾波器參數(shù)的設(shè)計(jì)方法。 實(shí)時(shí)、高精度的諧波檢測(cè)是有源電力濾波器的重要部分。本文詳細(xì)地介紹了瞬時(shí)無功功率理論，選擇檢測(cè)負(fù)載電流的方式以提取諧波。提出了用滑窗迭代作為低通濾波的數(shù)字算法，以快速分離負(fù)載電流中的基波分量得到諧波指令。以全數(shù)字控制為重點(diǎn)，對(duì)電流環(huán)的數(shù)字控制方式，包括數(shù)字PI調(diào)節(jié)器的設(shè)計(jì)做出了比較詳細(xì)的分析。 本文用MATLAB/SIMULINK中的電力系統(tǒng)模塊對(duì)有源電力濾波器進(jìn)行了動(dòng)態(tài)仿真研究。仿真結(jié)果表明這種拓?fù)浣Y(jié)構(gòu)的有源電力濾波器對(duì)電力系統(tǒng)中的諧波抑制具有較好的效果。 在理論分析和仿真研究的基礎(chǔ)上，設(shè)計(jì)了基于TMS320LF2407A控制的并聯(lián)型電力有源濾波器，對(duì)其控制系統(tǒng)硬件構(gòu)成進(jìn)行了詳細(xì)的介紹。研制了實(shí)驗(yàn)樣機(jī)，對(duì)并聯(lián)型電力有源濾波器進(jìn)行了初步的實(shí)驗(yàn)研究。
上傳時(shí)間： 2013-04-24
上傳用戶：shiny3333
隨著我國(guó)工業(yè)和國(guó)民經(jīng)濟(jì)的快速發(fā)展，電網(wǎng)負(fù)荷急劇增加，特別是沖擊性、非線性負(fù)荷所占比重不斷加大，使得供電電壓發(fā)生波動(dòng)和閃變，嚴(yán)重影響著電網(wǎng)的電能質(zhì)量。根據(jù)國(guó)際電工委員會(huì)(IEC)電磁兼容(EMC)標(biāo)準(zhǔn)IEC61000-3-7以及國(guó)標(biāo)GB12326-2000，電壓波動(dòng)和閃變己成為衡量電能質(zhì)量的重要指標(biāo)。 電壓波動(dòng)和閃變作為衡量電能質(zhì)量的重要指標(biāo)，能更直接、迅速地反映出電網(wǎng)的供電質(zhì)量。然而，目前國(guó)內(nèi)還沒有很好的電壓波動(dòng)與閃變測(cè)量的數(shù)字信號(hào)處理方法。為此，論文在深入研究電壓波動(dòng)和閃變測(cè)量技術(shù)的基礎(chǔ)上，提出一種基于Simulink/DSP Builder的數(shù)字信號(hào)處理的FPGA設(shè)計(jì)方法，利用DSP Builder工具將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語(yǔ)言VHDL文件，避免了VHDL語(yǔ)言手動(dòng)編寫系統(tǒng)的煩瑣過程，從而能夠?qū)⒏嗑杏谙到y(tǒng)算法的優(yōu)化上。該方法充分利用Matlab/Simulink系統(tǒng)建模的優(yōu)勢(shì)，同時(shí)也能夠發(fā)揮FPGA并行執(zhí)行速度快、測(cè)量精度高的優(yōu)點(diǎn)。 論文首先介紹了電壓波動(dòng)和閃變的基木概念、特征量，闡述了電壓波動(dòng)與閃變的測(cè)量原理，分析比較了現(xiàn)有測(cè)量方法和裝置的特點(diǎn)和優(yōu)劣。然后依據(jù)電壓波動(dòng)與閃變測(cè)量的IEC標(biāo)準(zhǔn)以及國(guó)家標(biāo)準(zhǔn)，在對(duì)電壓波動(dòng)與閃變測(cè)量模擬仿真的基礎(chǔ)上研究其數(shù)字化實(shí)現(xiàn)方法，即采用數(shù)字濾波的方式在Simulink/DSP Builder工具下設(shè)計(jì)電壓波動(dòng)與閃變測(cè)量系統(tǒng)的數(shù)字模型。同時(shí)在ModelSim SE6.1d軟件下進(jìn)行了系統(tǒng)功能仿真，并且在Altera公司的FPGA設(shè)計(jì)軟件QuartusⅡ6.0下進(jìn)行了系統(tǒng)時(shí)序仿真。 仿真結(jié)果表明，基于Simulink/DSP Builder窗口化的數(shù)字信號(hào)處理的FPGA設(shè)計(jì)方案，設(shè)計(jì)簡(jiǎn)單、快捷高效，能夠滿足電壓波動(dòng)和閃變測(cè)量最初的系統(tǒng)設(shè)計(jì)要求，為進(jìn)一步從事電壓波動(dòng)和閃變測(cè)量研究提供了一種全新的設(shè)計(jì)理念，具有一定的理論與現(xiàn)實(shí)意義。
標(biāo)簽： FPGA 電壓波動(dòng) 測(cè)量
上傳時(shí)間： 2013-07-10
上傳用戶：笨小孩
GSM是全球使用最為廣泛的一種無線通信標(biāo)準(zhǔn)，不僅在民用領(lǐng)域，也在鐵路GSM-R等專用領(lǐng)域發(fā)揮著極為重要的作用。由于無線信道具有瑞利衰落和延時(shí)效應(yīng)，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號(hào)疊加有各種誤差因素的影響。GSM接收機(jī)的實(shí)現(xiàn)離不開系統(tǒng)的同步，為了得到更好的同步質(zhì)量，就必須對(duì)GSM基帶同步技術(shù)進(jìn)行研究，選擇一種最合適的同步算法。GSM的同步既有時(shí)間同步，也有頻率同步。 @@ 軟件無線電是當(dāng)前通信領(lǐng)域引入注目的熱點(diǎn)之一。長(zhǎng)期以來，GSM的接收和解調(diào)都是由專用的ASIC芯片來完成的，通過軟件來實(shí)現(xiàn)GSM接收機(jī)的基帶算法，體現(xiàn)了軟件無線電技術(shù)的思想，選擇用它們來實(shí)現(xiàn)的GSM接收機(jī)具有靈活、可靠、擴(kuò)展性好的優(yōu)點(diǎn)。 @@ 論文主要討論GSM接收機(jī)同步算法與基于FPGA和DSP的GSM接收機(jī)設(shè)計(jì)， @@ 主要內(nèi)容包括： @@ 通過相關(guān)理論知識(shí)的學(xué)習(xí)，設(shè)計(jì)驗(yàn)證了GSM基帶同步算法。對(duì)FB時(shí)間同步，討論了包絡(luò)檢測(cè)和FFT變換兩種不同的方法；對(duì)SB時(shí)間同步，介紹實(shí)相關(guān)和復(fù)相關(guān)兩種方法；對(duì)頻率同步，給出了一種對(duì)FB運(yùn)用相關(guān)運(yùn)算來精確估計(jì)頻率誤差的算法。 @@ 設(shè)計(jì)了使用GSM射頻收發(fā)芯片RDA6210并通過實(shí)驗(yàn)室的ALTERA EP3C25FPGA開發(fā)板進(jìn)行控制的GSM射頻端的解決方案，論文對(duì)RDA6210的性能和控制方式進(jìn)行了詳細(xì)的介紹，設(shè)計(jì)了芯片的控制模塊，得到了下變頻后的GSM基帶信號(hào)。 @@ 設(shè)計(jì)了基于RF前端+FPGA的GSM接收機(jī)方案。利用ALTERA EP2S180開發(fā)平臺(tái)來完成基帶數(shù)據(jù)的處理。針對(duì)ALTERA EP2S180開發(fā)平臺(tái)模數(shù)轉(zhuǎn)換器AD9433的特點(diǎn)使用THS4501設(shè)計(jì)了單獨(dú)的差分運(yùn)算放大器模塊；設(shè)計(jì)了平臺(tái)的數(shù)據(jù)存儲(chǔ)方案并將該平臺(tái)得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設(shè)計(jì)了基于RF前端+DSP的GSM接收機(jī)方案。利用模數(shù)轉(zhuǎn)換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數(shù)據(jù)的處理。設(shè)計(jì)了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲(chǔ)方案。 @@ 給出了接收機(jī)硬件測(cè)試的結(jié)果，從多方面驗(yàn)證了所設(shè)計(jì)硬件平臺(tái)的可靠性。 @@關(guān)鍵詞：GSM接收機(jī)；同步；RF； FPGA；DSP；
上傳時(shí)間： 2013-07-01
上傳用戶：sh19831212
在幾乎所有現(xiàn)代通訊和計(jì)算機(jī)網(wǎng)絡(luò)領(lǐng)域中，安全問題都起著非常重要的作用。隨著網(wǎng)絡(luò)應(yīng)用的迅速發(fā)展，對(duì)安全的要求也逐漸加強(qiáng)。目前影響最大的三類公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制，且可以在更小的基域上達(dá)到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經(jīng)基本成熟，但由于它的計(jì)算復(fù)雜性大，所以在具體實(shí)現(xiàn)上還需要進(jìn)一步研究。實(shí)現(xiàn)超橢圓曲線密碼系統(tǒng)，對(duì)于增強(qiáng)信息系統(tǒng)的安全性和研究更高強(qiáng)度的加密系統(tǒng)都有著重要的理論意義和較高的應(yīng)用價(jià)值，相信超橢圓曲線密碼系統(tǒng)將會(huì)有更好的應(yīng)用前景。 對(duì)于密碼系統(tǒng)，我們希望它占用的空間更少，實(shí)現(xiàn)的時(shí)間更短，安全性更高。論文研究超橢圓曲線密碼中的加密算法，對(duì)主要算法進(jìn)行實(shí)現(xiàn)比較并提出軟硬協(xié)調(diào)思想實(shí)現(xiàn)超橢圓曲線密碼系統(tǒng)就是為了達(dá)到這個(gè)目標(biāo)。 論文先介紹了超橢圓曲線密碼系統(tǒng)中有限域上的兩個(gè)核心運(yùn)算——有限域乘法運(yùn)算和有限域求逆運(yùn)算。對(duì)有限域乘法運(yùn)算的全串行算法和串并混合算法在FPGA上用VHDL語(yǔ)言進(jìn)行了實(shí)現(xiàn)，并對(duì)它們的結(jié)果進(jìn)行對(duì)比，重點(diǎn)在于對(duì)并行度不同的串并混合算法進(jìn)行實(shí)現(xiàn)比較，找到面積和速度的最佳結(jié)合點(diǎn)。通過對(duì)算法的實(shí)現(xiàn)和比較，發(fā)現(xiàn)理論上面積和速度協(xié)調(diào)性較好的8位串并混合算法在實(shí)際中協(xié)調(diào)性并不是很好，最終得出結(jié)論，在所做實(shí)驗(yàn)的四種情況中，面積和速度協(xié)調(diào)性較好的算法是4位串并混合算法。隨后論文對(duì)有限域求逆運(yùn)算的三種算法在FPGA上用VHDL語(yǔ)言進(jìn)行實(shí)現(xiàn)比較，找到單獨(dú)實(shí)現(xiàn)有限域求逆運(yùn)算較好的算法(MIMA域求逆算法)和可以與域乘法運(yùn)算相結(jié)合的算法(使用域乘法求逆的算法)，為軟硬協(xié)調(diào)實(shí)現(xiàn)超橢圓曲線系統(tǒng)思想的提出打下基礎(chǔ)。 論文然后提出了軟硬協(xié)調(diào)的方法實(shí)現(xiàn)超橢圓曲線系統(tǒng)的思想，并對(duì)整個(gè)系統(tǒng)進(jìn)行了軟硬件部分的劃分。通過分析，將標(biāo)量乘算法，除子算法和多項(xiàng)式環(huán)算法劃分到軟件部分，并對(duì)其中的標(biāo)量乘運(yùn)算進(jìn)行了詳細(xì)的分析介紹，將有限域算法歸于硬件部分并對(duì)其進(jìn)行了簡(jiǎn)單描述。在最后對(duì)全文進(jìn)行總結(jié)，提出進(jìn)一步需要開展的工作。
上傳時(shí)間： 2013-04-24
上傳用戶：zl123！@#
論文于單片機(jī)控制的基步進(jìn)電機(jī)調(diào)速系統(tǒng)的設(shè)計(jì) 摘要: 步進(jìn)電機(jī)是將電脈沖信號(hào)轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開環(huán)控制元件。在非超載的情況下，電機(jī)的轉(zhuǎn)速、停止的位置只取決于脈沖信號(hào)的頻率和脈沖數(shù)，而不受負(fù)載變化的影響，即給電機(jī)加一個(gè)脈沖信號(hào)，電機(jī)則轉(zhuǎn)過一個(gè)步距角。這一線性關(guān)系的存在，加上步進(jìn)電機(jī)只有周期性的誤差而無累積誤差等特點(diǎn)。使得在速度、位置等控制領(lǐng)域用步進(jìn)電機(jī)來控制變的非常的簡(jiǎn)單。步進(jìn)電機(jī)的調(diào)速一般是改變輸入步進(jìn)電機(jī)的脈沖的頻率來實(shí)現(xiàn)步進(jìn)電機(jī)的調(diào)速，因?yàn)椴竭M(jìn)電機(jī)每給一個(gè)脈沖就轉(zhuǎn)動(dòng)一個(gè)固定的角度，這樣就可以通過控制步進(jìn)電機(jī)的一個(gè)脈沖到下一個(gè)脈沖的時(shí)間間隔來改變脈沖的頻率，延時(shí)的長(zhǎng)短來具體控制步進(jìn)角來改變電機(jī)的轉(zhuǎn)速，從而實(shí)現(xiàn)步進(jìn)電機(jī)的調(diào)速。在本設(shè)計(jì)方案中采用AT89C51型單片機(jī)內(nèi)部的定時(shí)器改變CP脈沖的頻率從而實(shí)現(xiàn)對(duì)步進(jìn)電機(jī)的轉(zhuǎn)速進(jìn)行控制，實(shí)現(xiàn)電機(jī)調(diào)速與正反轉(zhuǎn)的功能。
標(biāo)簽： zip 單片機(jī)控制 步進(jìn)電機(jī) 調(diào)速系統(tǒng)
上傳時(shí)間： 2013-06-15
上傳用戶：yw14205
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點(diǎn)，適合無線通信的高速化、寬帶化及移動(dòng)化的需求，將成為下一代無線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對(duì)OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢(shì)；然后針對(duì)OFDM中的信道估計(jì)技術(shù)，深入分析了基于FFT級(jí)聯(lián)的信道估計(jì)理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計(jì)理論，在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計(jì)算法，并利用Matlab做了相應(yīng)的仿真比較，驗(yàn)證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺(tái)。在此平臺(tái)上，對(duì)OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真，并給出了數(shù)據(jù)曲線，通過分析結(jié)果可正確評(píng)價(jià)OFDM系統(tǒng)在多個(gè)方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對(duì)串/并轉(zhuǎn)換，QPSK映射，過采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測(cè)等各個(gè)模塊進(jìn)行硬件設(shè)計(jì)，詳細(xì)介紹了各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)過程，并給出了相應(yīng)的仿真波形和參數(shù)說明。其中，針對(duì)定點(diǎn)運(yùn)算的局限性，為系統(tǒng)設(shè)計(jì)并自定義了24位的浮點(diǎn)運(yùn)算格式，參與傅立葉反變換和傅立葉變換的運(yùn)算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運(yùn)算精度；然后重點(diǎn)描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計(jì)實(shí)現(xiàn)，針對(duì)原始快速傅立葉變換FPGA實(shí)現(xiàn)算法運(yùn)算空閑時(shí)間過多，資源占用較大的問題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計(jì)方案，使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實(shí)現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對(duì)整個(gè)OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計(jì)的可行性。 綜上所述，本文完成了一個(gè)基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計(jì)、仿真和實(shí)現(xiàn)。本設(shè)計(jì)為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。
標(biāo)簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時(shí)間： 2013-07-25
上傳用戶：14786697487
三相spwm信號(hào)是由高頻載波和三相調(diào) 制波比較而得的，三相svpwm信號(hào)也可理解為由高頻載波和三相調(diào)制波比較而得，區(qū)別是前者的三相調(diào)制波是三相對(duì)稱的正弦波，后者的三相調(diào)制波是三相對(duì)稱的馬鞍形波，馬鞍形波由正弦波和一定幅值的三次諧波復(fù)合而成。但令人回味的是，svpwm的最初出現(xiàn)和發(fā)展卻和以上思路大相徑庭，其完全從空間矢量的角度出發(fā)，后來人們才發(fā)現(xiàn)svpwm和spwm的以上淵源[1]。至今svpwm已在三相或多相逆變器中得以廣泛應(yīng)用，其原因有兩個(gè)，一是采用svpwm的逆變器輸出相電壓中的基波含量高于采用spwm的逆變器[2][3]，二是dsp的快速運(yùn)算能力可以實(shí)時(shí)計(jì)算開關(guān)時(shí)間。但在實(shí)際應(yīng)用svpwm時(shí)，往往對(duì)以下問題感到疑惑：svpwm算法的推導(dǎo)、開關(guān)向量的選擇、dsp的實(shí)現(xiàn)、逆變器輸出相電壓有效值的大小。本文的內(nèi)容將有助這些疑惑的解決，更靈活地應(yīng)用svpwm算法。
上傳時(shí)間： 2013-06-05
上傳用戶：851197153
DFT(Discrete Fourier Transformation)是數(shù)字信號(hào)分析與處理如圖形、語(yǔ)音及圖像等領(lǐng)域的重要變換工具,直接計(jì)算DFT的計(jì)算量與變換區(qū)間長(zhǎng)度N的平方成正比.當(dāng)N較大時(shí),因計(jì)算量太大,直接用DFT算法進(jìn)行譜分析和喜好的實(shí)時(shí)處理是不切實(shí)際的.快速傅里葉變換(Fast Fourier Transformation,簡(jiǎn)稱FFT)使DFT運(yùn)算效率提高1~2個(gè)數(shù)量級(jí).本文的目的就是研究如何應(yīng)用FPGA這種大規(guī)模可編程邏輯器件實(shí)現(xiàn)FFT的算法.本設(shè)計(jì)主要采用先進(jìn)的基-4DIT算法研制一個(gè)具有實(shí)用價(jià)值的FFT實(shí)時(shí)硬件處理器.在FFT實(shí)時(shí)硬件處理器的設(shè)計(jì)實(shí)現(xiàn)過程中,利用遞歸結(jié)構(gòu)以及成組浮點(diǎn)制運(yùn)算方式,解決了蝶形計(jì)算、數(shù)據(jù)傳輸和存儲(chǔ)操作協(xié)調(diào)一致問題.合理地解決了位增長(zhǎng)問題.同時(shí),采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部?jī)?nèi)置在FPGA芯片內(nèi)部,使整個(gè)系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實(shí)際合理地解決了資源和速度之間相互制約的問題.本設(shè)計(jì)采用Verilog HDL硬件描述語(yǔ)言進(jìn)行設(shè)計(jì),由于在設(shè)計(jì)中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設(shè)計(jì)效率.
標(biāo)簽： FPGA FFT 數(shù)字處理器 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-20
上傳用戶：小碼農(nóng)lz
隨著科技的發(fā)展和社會(huì)的進(jìn)步，數(shù)字電視已逐漸成為現(xiàn)代電視的主流。利用今年是奧運(yùn)年的契機(jī)，研究和推廣數(shù)字電視廣播具有重大的意義。2006年8月底我國(guó)出臺(tái)的數(shù)字多媒體/電視廣播(DMB-T)標(biāo)準(zhǔn)，確立了中國(guó)自己的技術(shù)標(biāo)準(zhǔn)。以此來發(fā)展擁有自主知識(shí)產(chǎn)權(quán)的數(shù)字電視事業(yè)，不僅可以滿足廣大人民群眾日益增長(zhǎng)的物質(zhì)、文化要求，還可以帶動(dòng)相關(guān)產(chǎn)業(yè)快速發(fā)展。 本課題在深入研究DMB-T國(guó)家標(biāo)準(zhǔn)的基礎(chǔ)上，首先對(duì)系統(tǒng)的調(diào)制系統(tǒng)進(jìn)行了設(shè)計(jì)規(guī)劃，然后對(duì)信道調(diào)制的星座映射、系統(tǒng)信息插入、幀體數(shù)據(jù)處理、PN序列插入的幀形成模塊和成形濾波模塊進(jìn)行了設(shè)計(jì)和仿真，并驗(yàn)證了其正確性。 3780個(gè)子載波的時(shí)域同步正交多載波技術(shù)(TDS-OFDM)是DMB-T調(diào)制系統(tǒng)的關(guān)鍵技術(shù)之一。由于載波數(shù)不是2的整數(shù)次冪，考慮到實(shí)現(xiàn)的有效性，不能采用現(xiàn)已成熟的基-2或基-4的快速傅立葉變換(FFT)算法。針對(duì)調(diào)制系統(tǒng)中特有的3780點(diǎn)IFFT，課題深入分析和比較了Cooley-Tukey、Winograd和素因子三種離散快速傅立葉變換算法的特點(diǎn)和性能，綜合利用了三種算法優(yōu)勢(shì)，考慮了算法的復(fù)雜度、運(yùn)算的速度、資源的消耗，設(shè)計(jì)出一種新的算法，進(jìn)行了Matlab驗(yàn)證和基于FPGA(現(xiàn)場(chǎng)可編程門陣列)的仿真。分析表明，該算法所需的加法、乘法次數(shù)已很逼近4096點(diǎn)FFT算法。 DMB-T發(fā)射端的基帶成形濾波采用了平方根升余弦滾降濾波，由于其0.05的滾降系數(shù)在實(shí)現(xiàn)中比較苛刻，所以是設(shè)計(jì)的難點(diǎn)之一。本課題利用Matlab工具采用了等紋波最優(yōu)濾波的方法設(shè)計(jì)了169階數(shù)字濾波器，其阻帶衰減達(dá)到了46.9dB，完全符合標(biāo)準(zhǔn)的要求；利用四倍插值的方法實(shí)現(xiàn)了I、Q合路的該濾波器的FPGA設(shè)計(jì)，并進(jìn)行了設(shè)計(jì)優(yōu)化，顯著降低了濾波器的運(yùn)算量，大大節(jié)約了實(shí)現(xiàn)該濾波器所需的乘法器資源。
標(biāo)簽： FPGA DMBT 信道 調(diào)制
上傳時(shí)間： 2013-06-28
上傳用戶：camelcamel690
現(xiàn)場(chǎng)可編程門陣列(FPGA)是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,它結(jié)合了微電子技術(shù)、電路技術(shù)和EDA(Electronics Design Automation)技術(shù)。隨著它的廣泛應(yīng)用和快速發(fā)展,使設(shè)計(jì)電路的規(guī)模和集成度不斷提高,同時(shí)也帶來了電子系統(tǒng)設(shè)計(jì)方法和設(shè)計(jì)思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號(hào)處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語(yǔ)音處理、計(jì)算機(jī)和多媒體等領(lǐng)域。離散傅立葉變換(DFT)作為數(shù)字信號(hào)處理中的基本運(yùn)算,發(fā)揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運(yùn)算量減小了幾個(gè)數(shù)量級(jí),使得數(shù)字信號(hào)處理的實(shí)現(xiàn)變得更加容易。FFT已經(jīng)成為現(xiàn)代數(shù)字信號(hào)處理的核心技術(shù)之一,因此對(duì)FFT算法及其實(shí)現(xiàn)方法的研究具有很強(qiáng)的理論和現(xiàn)實(shí)意義。 本文主要研究如何利用FPGA實(shí)現(xiàn)FFT算法,研制具有自主知識(shí)產(chǎn)權(quán)的FFT信號(hào)處理器。該設(shè)計(jì)采用高效基-16算法實(shí)現(xiàn)了一種4096點(diǎn)FFT復(fù)數(shù)浮點(diǎn)運(yùn)算處理器,其蝶形處理單元的基-16運(yùn)算核采用兩級(jí)改進(jìn)的基-4算法級(jí)聯(lián)實(shí)現(xiàn),僅用8個(gè)實(shí)數(shù)乘法器就可實(shí)現(xiàn)基-16蝶形單元所需的8次復(fù)數(shù)乘法運(yùn)算,在保持處理速度的優(yōu)勢(shì)下,比傳統(tǒng)的基-16算法節(jié)省了75％的乘法器邏輯資源。 在重點(diǎn)研究處理器蝶形單元設(shè)計(jì)的基礎(chǔ)上,本文完成了整個(gè)FFT處理器電路的FPGA設(shè)計(jì)。首先基于對(duì)處理器功能和特點(diǎn)的分析,研究了FFT算法的選取和優(yōu)化,并完成了處理器體系結(jié)構(gòu)的設(shè)計(jì)；在此基礎(chǔ)上,以提高處理器處理速度和減小硬件資源消耗為重點(diǎn)研究了具體的實(shí)現(xiàn)方案,完成了1.2萬(wàn)行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發(fā)環(huán)境中實(shí)現(xiàn)了處理器各個(gè)模塊的RTL設(shè)計(jì)：隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺(tái),完成了整個(gè)FFT處理器的電路設(shè)計(jì)實(shí)現(xiàn)。 經(jīng)過仿真驗(yàn)證,本文所設(shè)計(jì)的FFT處理器芯片運(yùn)行速度達(dá)到了100MHz,占用的FPGA門數(shù)為552806,電路的信噪比可以達(dá)到50dB以上,達(dá)到了高速高性能的設(shè)計(jì)要求。
標(biāo)簽： FPGA FFT 信號(hào)處理器
上傳時(shí)間： 2013-04-24
上傳用戶：科學(xué)怪人
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
