大道至簡單 一本很好的書 軟件工程實(shí)踐者的思想 周愛民(Aimingoo) 著
標(biāo)簽： Aimingoo 大道至簡 軟件工程 實(shí)踐
上傳時(shí)間： 2015-06-29
上傳用戶：epson850
thinking.in.flexible.engineering 大道至簡 向你講述 軟件開發(fā)中 的兩個(gè)內(nèi)容：做什么和為什么做
標(biāo)簽： engineering thinking flexible in
上傳時(shí)間： 2015-09-30
上傳用戶：1966640071
《大道至簡》-周愛民，軟件工程實(shí)踐者的思想精髓。
標(biāo)簽： 大道至簡
上傳時(shí)間： 2014-05-29
上傳用戶：lizhen9880
北航出版 大道至簡編著
標(biāo)簽： 電子設(shè)計(jì) 經(jīng)驗(yàn)
上傳時(shí)間： 2013-10-17
上傳用戶：tfyt
網(wǎng)上較為熱傳的陳愛軍老師的《深入淺出通信原理》，附件內(nèi)容是通信人家園連載版的共562頁最全的。紙質(zhì)的書也看過了，內(nèi)容比這個(gè)要少，可能作者出于避免技術(shù)爭議的考慮吧。陳老師在華為做通信研發(fā)20余年，該連載內(nèi)容是多年理論聯(lián)系實(shí)踐加個(gè)人總結(jié)的結(jié)晶，大大不同于高校教授的講課風(fēng)格，直接從最容易理解的本質(zhì)入手，大道至簡，開篇就從兩個(gè)多項(xiàng)式相乘得出頻域卷積定義的本質(zhì)含義，令人豁然開朗，可以說有點(diǎn)明心見性，直指人心的教學(xué)方法了。傅里葉級數(shù)的本質(zhì)也是從三維空間不同頻率螺旋旋轉(zhuǎn)的波形在三維空間的線性疊加一語點(diǎn)破，是不可多得的信號與系統(tǒng)、數(shù)字信號處理、通信原理學(xué)習(xí)的好書，特意推薦給大家。 當(dāng)然前提是要有高等數(shù)學(xué)的基礎(chǔ)、以及信號與系統(tǒng)、數(shù)字信號處理及電路分析的基礎(chǔ)，可以相互參照穿插學(xué)習(xí)。前面也是清華人寫的《通信之道-從微積分到5G》寫的也不錯(cuò)，還有更早的《大話無線通信》等，但是廣度和深度和這本書相比還是有差距的。
標(biāo)簽： 通信原理
上傳時(shí)間： 2022-04-21
上傳用戶：
選擇排序法的概念簡單，每次從未排序部份選一最小值，插入已排序部份的後端，其時(shí)間主要花費(fèi)於在整個(gè)未排序部份尋找最小值，如果能讓搜尋最小值的方式加快，選擇排序法的速率也就可以加快，Heap排序法讓搜尋的路徑由樹根至最後一個(gè)樹葉，而不是整個(gè)未排序部份，因而稱之為改良的選擇排序法。
標(biāo)簽： 排序
上傳時(shí)間： 2013-12-14
上傳用戶：ywqaxiwang
新型智慧驅(qū)動(dòng)器可簡化開關(guān)電源隔離拓樸結(jié)構(gòu)中同步整流器
標(biāo)簽： 驅(qū)動(dòng) 開關(guān)電源 同步整流器
上傳時(shí)間： 2013-06-05
上傳用戶：eeworm
資料->【F】機(jī)械結(jié)構(gòu)->【F1】機(jī)械叢書->機(jī)械設(shè)計(jì)、制造工藝、質(zhì)量檢測與標(biāo)準(zhǔn)規(guī)范全書->機(jī)械設(shè)計(jì)、制造工藝、質(zhì)量檢測與標(biāo)準(zhǔn)規(guī)范全書（第一篇 至 第二篇）.pdf
標(biāo)簽： 機(jī)械設(shè)計(jì) 制造工藝 質(zhì)量檢測
上傳時(shí)間： 2013-06-02
上傳用戶：Ants
資料->【F】機(jī)械結(jié)構(gòu)->【F1】機(jī)械叢書->機(jī)械設(shè)計(jì)、制造工藝、質(zhì)量檢測與標(biāo)準(zhǔn)規(guī)范全書->機(jī)械設(shè)計(jì)、制造工藝、質(zhì)量檢測與標(biāo)準(zhǔn)規(guī)范全書（第七篇 至 第十一篇）.pdf
標(biāo)簽： 機(jī)械設(shè)計(jì) 制造工藝 質(zhì)量檢測
上傳時(shí)間： 2013-04-24
上傳用戶：smthxt
半導(dǎo)體的產(chǎn)品很多，應(yīng)用的場合非常廣泛，圖一是常見的幾種半導(dǎo)體元件外型。半導(dǎo)體元件一般是以接腳形式或外型來劃分類別，圖一中不同類別的英文縮寫名稱原文為 PDID：Plastic Dual Inline Package SOP：Small Outline Package SOJ：Small Outline J-Lead Package PLCC：Plastic Leaded Chip Carrier QFP：Quad Flat Package PGA：Pin Grid Array BGA：Ball Grid Array 雖然半導(dǎo)體元件的外型種類很多，在電路板上常用的組裝方式有二種，一種是插入電路板的銲孔或腳座，如PDIP、PGA，另一種是貼附在電路板表面的銲墊上，如SOP、SOJ、PLCC、QFP、BGA。 從半導(dǎo)體元件的外觀，只看到從包覆的膠體或陶瓷中伸出的接腳，而半導(dǎo)體元件真正的的核心，是包覆在膠體或陶瓷內(nèi)一片非常小的晶片，透過伸出的接腳與外部做資訊傳輸。圖二是一片EPROM元件，從上方的玻璃窗可看到內(nèi)部的晶片，圖三是以顯微鏡將內(nèi)部的晶片放大，可以看到晶片以多條銲線連接四周的接腳，這些接腳向外延伸並穿出膠體，成為晶片與外界通訊的道路。請注意圖三中有一條銲線從中斷裂，那是使用不當(dāng)引發(fā)過電流而燒毀，致使晶片失去功能，這也是一般晶片遭到損毀而失效的原因之一。 圖四是常見的LED，也就是發(fā)光二極體，其內(nèi)部也是一顆晶片，圖五是以顯微鏡正視LED的頂端，可從透明的膠體中隱約的看到一片方型的晶片及一條金色的銲線，若以LED二支接腳的極性來做分別，晶片是貼附在負(fù)極的腳上，經(jīng)由銲線連接正極的腳。當(dāng)LED通過正向電流時(shí)，晶片會(huì)發(fā)光而使LED發(fā)亮，如圖六所示。 半導(dǎo)體元件的製作分成兩段的製造程序，前一段是先製造元件的核心─晶片，稱為晶圓製造；後一段是將晶中片加以封裝成最後產(chǎn)品，稱為IC封裝製程，又可細(xì)分成晶圓切割、黏晶、銲線、封膠、印字、剪切成型等加工步驟，在本章節(jié)中將簡介這兩段的製造程序。
上傳時(shí)間： 2014-01-20
上傳用戶：蒼山觀海
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
