自20世紀90年代以來,隨著計算機技術、超大規模集成電路技術和通信及網絡技術的發展,微機保護和測控裝置的性能得到大幅提升,以此為基礎的變電站自動化系統在我國的電力系統中得到長足的發展和廣泛的應用。 @@ 為增加產品的市場競爭力,電力系統二次設備生產廠商緊跟市場需求,將各種具有高性價比的新型處理器芯片和外圍芯片大量應用到變電站自動化系統的保護、測控裝置上,如32位CPU、數字信號處理芯片DSP、高速高精度A/D轉換芯片、大容量Flash存儲芯片、可編程邏輯器件CPLD、FPGA等。這些功能強大的器件的應用使保護測控裝置在外形上趨于小型化集成化,而在功能上則較以前有顯著提升。同時,各種成熟的商用嵌入式實時操作系統的采用使處理器的性能得到充分發揮,裝置通信、數據存儲及處理能力更強,性能大幅提高,程序移植升級更加方便快捷。 @@ 本論文以現階段國內外變電站自動化系統測控技術為參考,根據變電站自動化系統的發展趨勢和要求,研究一種基于ARM和FPGA技術并采用嵌入式實時操作系統的高性能測控裝置,并給出硬軟件設計。 @@ 裝置硬件采用模塊化設計,按照測控裝置基本功能設計插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件,其他插件的數量可以根據需要任意增減,滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進的基于ARM技術的微處理器AT91RM9200,通過數據、地址總線和其他插件板連接,構成裝置的整個系統。交流采樣插件采用FPGA技術,利用ALTERA公司的FPGA芯片EP1K10實現交流采樣的控制,降低了CPU的負擔。 @@ 軟件采用Vxworks嵌入式實時操作系統,增加了系統的性能。以任務來管理不同的軟件功能模塊,利于裝置軟件的并行開發和維護。 @@關鍵詞:測控裝置;嵌入式實時操作系統;ARM;現場可編程門陣列
上傳時間: 2013-04-24
上傳用戶:JESS
近年來,大容量數據存儲設備主要是機械硬盤,機械硬盤采用機械馬達和磁片作為載體,存在抗震性能低、高功耗和速度提升難度大等缺點。固態硬盤是以半導體作為存儲介質及控制載體,無機械裝置,具有抗震、寬溫、無噪、可靠和節能等特點,是目前存儲領域所存在問題的解決方案之一。本文針對這一問題,設計基于FPGA的固態硬盤控制器,實現數據的固態存儲。 文章首先介紹硬盤技術的發展,分析固態硬盤的技術現狀和發展趨勢,闡述課題研究意義,并概述了本文研究的主要內容及所做的工作。然后從分析固態硬盤控制器的關鍵技術入手,研究了SATA接口協議和NANDFLASH芯片特性。整體設計采用SOPC架構,所有功能由單片FPGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器,利用Verilog HDL語言描述IP核形式設計SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口,實現SATA1.0協議,根據協議劃分四層模型,通過狀態機和邏輯電路實現協議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列,將NAND FLASH接口轉換成通用的SRAM接口,提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法,實現數據的存儲和讀取。最后完成固態硬盤控制器的模塊測試和整體測試,介紹了測試方法、測試工具和測試流程,給出測試數據和結果分析,得出了驗證結論。 本文設計的固態硬盤控制器,具有結構簡單和穩定性高的特點,易于升級和二次開發,是實現固態硬盤和固態存儲系統的關鍵技術。
上傳時間: 2013-05-28
上傳用戶:sssnaxie
隨著數碼技術的不斷發展,數字圖像處理的應用領域不斷擴大,其實時處理技術成為研究的熱點。VLSI技術的迅猛發展為數字圖像實時處理技術提供了硬件基礎。其中FPGA(現場可編程門陣列)的特點使其非常適用于進行一些基于像素級的圖像處理。 傳統的圖像顯示系統必須連接到PC才能觀察圖像視頻,存在著高速實時性、穩定性問題。本設計脫離高清晰工業相機必須與PC連接才可以觀看到高清晰圖像的束縛,實現系統的小型化。針對130萬像素彩色1/2英寸鎂光CMOS圖像傳感器,提出用硬件實現Bayer格式到RGB格式轉換的設計方案,完成由黑白圖像到高清彩色圖像的轉換,用SDRAM作緩存,輸出標準VGA信號,可直接連接VGA顯示器、投影儀等設備進行實時的視頻圖像觀看,與模擬相機740X576分辨率(480線)圖像相比,設計圖像畫質相當于1280X1024分辨率(750線),最高幀率25fps,整個結構應用FPGA作為主控制器,用少量的緩存代替傳統的大容量存儲,加快了運算速率,減小了電路規模,滿足圖像實時處理的要求,使展現出來的視頻圖像得到質的飛躍。可以廣泛應用于工業控制和遠程監控等領域。 論文研究的重點是采用altera公司EP2C芯片前端驅動CMOS圖像傳感器,實時采集Bayer圖像象素,分析研究CFA圖像插值算法,實現了基于FPGA的實時線性插值算法,能夠對輸入是每像素8bit、分辨率為1280×1204的Bayer模式圖像數據進行實時重構,輸出彩色RGB圖像。由端口FIFO作為數據緩沖,存儲一幀圖像到高速SDRAM,構建VGA顯示控制器,實現對輸入是每像素24bit(RGB101010)、分辨率為640×480、幀頻25HZ彩色圖像進行實時顯示。 整個模塊結構包括電源模塊單元等、CMOS成像單元、FPGA數據處理單元、SDRAM控制單元、VGA顯示接口單元。 最后,對系統進行了調試。經實驗驗證,系統達到了實時性,能正確和可靠的工作。整個設計模塊能夠滿足高幀率和高清晰的實時圖像處理,占用系統資源很少,用較少的時間完成了圖像數據的轉換,提高了效率。
上傳時間: 2013-06-08
上傳用戶:zhengjian
高速大容量數據采集存儲技術在通信、航天、氣象、雷達等多個領域中擁有著廣泛應用。各領域科技與信息技術不斷發展,對數據的采集和傳輸速率要求越來越高,對數據存儲的速度和容量要求也越來越高。高速數據存儲主要包括存儲介質選取、存儲器控制、數據存儲和總線應用等,如何實時、高速、連續大量地采集存儲數據是一個關鍵性問題。 本文設計了一種基于FPGA控制的高速數據采集存儲系統。該系統選用符合ATA-6規范的IDE硬盤作為數據存儲介質,采用RAID0配置的磁盤陣列形式,并配合板載的128MB內存實現對數據的高速大容量穩定存儲。 該磁盤陣列同時管理五個IDE硬盤,平均數據流達到250MB/s,峰值傳輸速率達到500MB/s,也可以擴展更多硬盤構成大容量的磁盤陣列。系統采用PCI-9054橋芯片與計算機連接,可同時存儲四路AD數據,可以通過人機交互界面實時監控數據采集情況,在計算機上實現整個磁盤陣列的實時控制。
上傳時間: 2013-06-14
上傳用戶:2404
隨著數字電子技術的發展,數字信號處理廣泛應用于聲納、雷達、通訊語音處理和圖像處理等領域。快速傅立葉變換(Fast Fourier Transform,FFT)在數字信號處理系統中起著很重要的作用,FFT 有效地提高了離散傅立葉變換(Discret Fourier Transform,DFT)的運算效率。 處理器一般要求具有高速度、高精度、大容量和實時處理的性能,而現場可編程門陣列(Field Programmable Gate Array,FPGA)是近年來迅速發展起來的新型可編程器件,在處理大規模數據方面,有極大的優勢。論文采用了在FPGA中實現FFT算法的方案。 數字信號處理板的硬件電路設計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎上,根據實時處理的要求,給出了數字信號處理板的硬件設計方案并對硬件電路的實現進行了分析和說明。 依據數字系統的設計方法,分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數三種方法利用硬件描述語言(VHSICHardware Description Language,VHDL)實現了1024點的FFT,接著對三種方法進行了評估,得出了FPGA完全能滿足處理器的實時處理的要求的結論。然后根據通用串行總線(Universial Serial Bus,USB)協議,利用VHDL語言編寫了USB接口芯片ISP1581的固件程序,實現了設備的枚舉過程。
上傳時間: 2013-06-27
上傳用戶:a937518043
數據采集處理技術是現代信號處理的基礎,廣泛應用于雷達、聲納、軟件無線電、瞬態信號測試等領域。隨著信息科學的飛速發展,人們面臨的信號處理任務越來越繁重,對數據采集處理系統的要求也越來越高。近年來FPGA由于其設計靈活性、更強的適應性及可重構性,結合SDRAM的高速、大容量、價格優勢,在設計高速實時數據采集系統時受到了廣泛的關注。 本課題重點研究了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計與實現技術,為需要大容量存儲器的系統設計提供了新的思路。在深入研究了DDR2-SDRAM器件的基本構造與工作原理的基礎上,結合成熟的商業化IP核,提出了基于FPGA與DDR2-SDRAM的高速實時數據采集系統的設計方案,并從總體設計構想到各邏輯細節實現都進行了詳細描述。根據DDR2-SDRAM的特點,選擇合適的內存調度方案,采用Verilog HDL語言設計實現了該高速實時數據采集系統,并對系統功能進行驗證與分析,結果表明本設計完全能夠滿足系統的性能指標。
上傳時間: 2013-06-24
上傳用戶:wangrong
隨著存儲技術的迅速發展,存儲業務需求的不斷增長,獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統的性能。磁盤陣列技術采用硬件和軟件兩種方式實現,軟件RAID(Redundant Array of Independent Disks)主要利用操作系統提供的軟件實現磁盤冗余陣列功能,對系統資源利用率高,節省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中,系統資源占用率低,可移植性好。 分析了軟件RAID的性能瓶頸,使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA(Field Programmable Gate Array)技術實現RAID控制器硬件設計,完成磁盤陣列啟動、數據緩存(Cache)以及數據XOR校驗等功能。基于硬件RAID的理論,提出一種基于Virtex-4的硬件RAID控制器的系統設計方案:獨立微處理器和較大容量的內存;實現RAID級別遷移,在線容量擴展,在線數據熱備份等高效、用戶可定制的高級RAID功能;利用Virtex-4內置硬PowerPC完成RAID服務器部分配置和管理工作,運行Linux操作系統、RAID管理軟件等。控制器既可以作為RAID控制卡在服務器上使用,也可作為一個獨立的系統,成為磁盤陣列的調試平臺。 隨著集成電路的發展,芯片的體積越來越小,電路的布局布線密度越來越大,信號的工作頻率也越來越高,高速電路的傳輸線效應和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇,在印刷電路板(Printed Circuit Block, PCB)實現時分別從疊層設計、布局、電源完整性、阻抗匹配和串擾等方面考慮了信號完整性問題,并基于IBIS(I/O Buffer Information Specification)模型進行了信號完整性分析及仿真。
上傳時間: 2013-04-24
上傳用戶:jeffery
在合成孔徑雷達的研究和研制工作中,合成孔徑雷達模擬技術具有十分重要的作用。本文以440MHz帶寬線性調頻信號,采樣頻率500MHz高分辨合成孔徑雷達視頻模擬器為研究對象。首先對模擬器的幾項主要技術進行分析,在對點目標回波信號模型分析研究的基礎上,對點目標原始回波數據進行模擬并做了成像驗證,從而為硬件實現提供了正確的信號模型;針對傳統的“波形存儲直讀法”方案,即在計算機平臺上用模擬軟件產生原始回波數據并存儲,再通過計算機接口實現數據傳輸,最后完成數模轉換產生視頻信號這一過程,分析指出該方案在實現高分辨率時的速度和容量瓶頸。 針對具體的設計要求,圍繞速度和容量問題,本文著眼于高分辨率SAR模擬器的FPGA實現研究,指出FPGA實時生成點目標原始回波數據是其實現的核心;針對這一核心問題,充分利用現代VLSI設計中的流水線技術與并行陣列技術以及FPGA的優良性能和豐富資源,在時間上采用同步流水結構、空間上采用并行陣列形式,將速度和容量問題統一為數據的高速生成問題;給出了系統總體設計思想,該方案不需要大容量存儲器單元,大大減少模擬器復雜度;對原始回波數據實時生成模塊的各主要單元給出了結構并進行了仿真,結果表明FPGA可以滿足課題設計要求;同時,對該模擬器片上系統的實現、增強人機交互性,給出了人機界面的設計思路。 分析指出了點目標原始回波數據實時生成模塊通過并行擴展即可實現多點目標的原始回波數據實時生成;最后對復雜場景目標模擬器的實現進行了構思,指出了傳統方案在改進的基礎上實現高分辨率視頻模擬器的可行性。本文首次提出以FPGA實現高分辨率合成孔徑雷達原始回波數據實時生成的思想,為國內業界在此方向做了一些理論和實踐上的有益探索,對于國內高分辨率合成孔徑雷達的研制具有一定的實際意義。
上傳時間: 2013-04-24
上傳用戶:阿四AIR
在合成孔徑雷達的研究和研制工作中,合成孔徑雷達模擬技術具有十分重要的作用。本文以440MHz帶寬線性調頻信號,采樣頻率500MHz高分辨合成孔徑雷達視頻模擬器為研究對象。首先對模擬器的幾項主要技術進行分析,在對點目標回波信號模型分析研究的基礎上,對點目標原始回波數據進行模擬并做了成像驗證,從而為硬件實現提供了正確的信號模型;針對傳統的“波形存儲直讀法”方案,即在計算機平臺上用模擬軟件產生原始回波數據并存儲,再通過計算機接口實現數據傳輸,最后完成數模轉換產生視頻信號這一過程,分析指出該方案在實現高分辨率時的速度和容量瓶頸。 針對具體的設計要求,圍繞速度和容量問題,本文著眼于高分辨率SAR模擬器的FPGA實現研究,指出FPGA實時生成點目標原始回波數據是其實現的核心;針對這一核心問題,充分利用現代VLSI設計中的流水線技術與并行陣列技術以及FPGA的優良性能和豐富資源,在時間上采用同步流水結構、空間上采用并行陣列形式,將速度和容量問題統一為數據的高速生成問題;給出了系統總體設計思想,該方案不需要大容量存儲器單元,大大減少模擬器復雜度;對原始回波數據實時生成模塊的各主要單元給出了結構并進行了仿真,結果表明FPGA可以滿足課題設計要求;同時,對該模擬器片上系統的實現、增強人機交互性,給出了人機界面的設計思路。 分析指出了點目標原始回波數據實時生成模塊通過并行擴展即可實現多點目標的原始回波數據實時生成;最后對復雜場景目標模擬器的實現進行了構思,指出了傳統方案在改進的基礎上實現高分辨率視頻模擬器的可行性。本文首次提出以FPGA實現高分辨率合成孔徑雷達原始回波數據實時生成的思想,為國內業界在此方向做了一些理論和實踐上的有益探索,對于國內高分辨率合成孔徑雷達的研制具有一定的實際意義。
上傳時間: 2013-05-26
上傳用戶:alia
網絡帶寬依然在不斷增長(尤其是在本地網),最后一公里的高速接入日益普及;另一方面的情況是大容量的磁盤、FLASH移動存儲盤和激光盤的容量不斷增大,使得傳送和儲存數據的成本不斷地下降。不僅使人發問:我們孜孜不倦的搞視頻壓縮高級算法還有多少意義?我們可以看到,算法的復雜性日益增加,但性能的提高卻接近邊緣。 是什么還在要求更高的壓縮速率?還有被我們遺忘的地方嗎?還有什么應用讓我們繼續追求更精妙的壓縮算法? 在作者看來,這個應用領域就是移動視頻服務。無線頻譜這種稀缺資源的有限性決定了我們必須繼續對視頻壓縮技術進行研究。即使伴隨UMTS/IMT2000的到來,移動終端可以獲得的數據速率也限制在144Kbit/s,在微蜂窩的時候最高能達到的速率上限也在2Mbit/s。144Kbit/s的速率對于較高質量的視頻傳輸來講,仍然是有限的。因此,可以預見,移動終端的空中接口這個瓶頸使得我們必須繼續進行視頻壓縮。 另一方面,移動終端領域開發視頻壓縮算法,在其低功耗和實時性要求下,也是異常困難的。為了減少計算的復雜性和運動估計的功耗,業界提出了許多快速算法,例如2-D的對數搜索,三步搜索,聯合搜索。盡管這些方法減少了功耗,其結果是視頻壓縮性能的降低,因為這些算法的本質是減少了運動搜索的空間。為了實現運動搜索的低功耗,在電路領域又提出了搜索窗口和時鐘管理的措施。但這些方法都是在犧牲視頻壓縮比性能的基礎進行的折中,并沒有強調算法映射結構上做出處理。 本論文提出了一種新的解決MPEG-4運動估計運算的低功耗實時處理器架構。其基礎是采用了心肌陣列并行處理技術和低功耗控制電路。運動估計的繁復運算通過心肌陣列分布式運算得到有效處理。從理論上看,心肌陣列有其簡單易理解性,然后,由于FPGA的互聯網絡有限性,設計這樣一個陣列仍有許多值得注意的問題。論文提出使用保守近似處理在全局運動估計中減少功耗,其本質是消除不必要的冗余運算。宏塊的最小誤差匹配是一個典型的串行操作過程。論文新提出的方法是在進行絕對匹配前使用保守計算,如果保守誤差值與最小誤差差別過大,則不進行絕對誤差計算。 總的說來,論文實現了兩個目標:通過心肌陣列實現了實時的運動估計編碼,通過在算法層次引入控制電路,降低運動估計電路的功耗。
上傳時間: 2013-06-23
上傳用戶:lacsx