├電力電子課件動(dòng)畫 13篇 6.4M PPT版.rar 電力電子課件 附動(dòng)畫、習(xí)題 第1章 電力電子器件概述 第2章 整流電路 第3章 直流斬波電路 第4章 交流電力控制電路和交-交變頻電路 第5章 逆變電路 第6章 脈寬調(diào)(PWM)技術(shù) 第7章 軟開關(guān)技術(shù) 第8章 組合變流電路
上傳時(shí)間： 2013-04-24
上傳用戶：t1213121
共模干擾和差模干擾及其抑制技術(shù)，是擴(kuò)干擾技術(shù)的基礎(chǔ)。
標(biāo)簽： 共模干擾 差模 干擾 抑制技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：003030
隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展，信息的安全性越來越受到人們的重視。敏感信息的電子化在使用戶得到便利的同時(shí)，數(shù)據(jù)、資源免泄漏也成為了人們必須注意的一個(gè)大隱患。在這個(gè)信息全球化的時(shí)代，病毒、黑客、電子竊聽欺騙、網(wǎng)絡(luò)攻擊都是人們所必須面對(duì)的重大問題。出于這種需要，加密自然吸引了人們的注意力，而傳統(tǒng)的軟件加密技術(shù)已經(jīng)越來越不能滿足信息安全對(duì)運(yùn)算速度和系統(tǒng)安全性的需求，硬件設(shè)施的開發(fā)顯示出其重要性，硬件加密模塊的地位也越來越重要。但其安全性仍存在著一定的問題，對(duì)安全性研究仍是不可放松的一個(gè)重要問題。 本文介紹了目前幾種流行加密算法及標(biāo)準(zhǔn)，并對(duì)典型的公鑰密碼標(biāo)準(zhǔn)RSA進(jìn)一步說明。RSA算法可以進(jìn)行數(shù)字簽名、數(shù)據(jù)加/解密，將其應(yīng)用于數(shù)據(jù)安全領(lǐng)域具有很大的意義。針對(duì)于目前硬件加解密相對(duì)于軟件加解密的種種優(yōu)勢(shì)，論文重點(diǎn)研究RSA算法的基于硬件FPGA的設(shè)計(jì)實(shí)現(xiàn)方案。FPGA是近幾年的超大規(guī)模集成電路設(shè)計(jì)的焦點(diǎn)，其速度及成本等都占有一定的優(yōu)勢(shì)。對(duì)RSA算法的FPGA設(shè)計(jì)，論文主要研究?jī)煞矫娴膬?nèi)容：密鑰生成部分中的素?cái)?shù)檢測(cè)問題和加/解密算法中關(guān)鍵瓶頸--大數(shù)模乘及模冪運(yùn)算。并進(jìn)行了軟硬件的仿真、驗(yàn)證與測(cè)試。論文對(duì)RSA設(shè)計(jì)模塊的可應(yīng)用領(lǐng)域之一--智能卡及其安全性做了簡(jiǎn)單的介紹，并對(duì)論文所研究實(shí)現(xiàn)的模塊在其中的應(yīng)用進(jìn)行了說明，從而體現(xiàn)了其實(shí)際應(yīng)用價(jià)值。
上傳時(shí)間： 2013-07-06
上傳用戶：juyuantwo
模電基礎(chǔ)之波形發(fā)生電路 本教程網(wǎng)上收集的,供大家學(xué)習(xí)參考. 在學(xué)習(xí)過程中建議大家邊學(xué)邊用仿真軟件對(duì)電路進(jìn)行驗(yàn)證
上傳時(shí)間： 2013-04-24
上傳用戶：Jason1990
基于FPGA的RSA密碼算法的模冪模乘的快速實(shí)現(xiàn)
標(biāo)簽： RSA 模 密碼算法 快速實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：xuanjie
基于FPGA的彩色LED大屏幕顯示系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)
標(biāo)簽： LED 彩色 大屏幕顯示系統(tǒng)
上傳時(shí)間： 2013-07-29
上傳用戶：362279997
熟練掌握Verilog HDL的十大基本功
標(biāo)簽： verilog
上傳時(shí)間： 2013-05-18
上傳用戶：familiarsmile
基于過采樣和∑-△噪聲整形技術(shù)的DAC能夠可靠地把數(shù)字信號(hào)轉(zhuǎn)換為高精度的模擬信號(hào)(大于等于16位)。采用這一架構(gòu)進(jìn)行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點(diǎn)，例如極低的失配噪聲和更高的可靠性，便于實(shí)現(xiàn)嵌入式集成等，最重要的是可以得到其他DAC結(jié)構(gòu)所無法達(dá)到的精度和動(dòng)態(tài)范圍。在高精度測(cè)量，音頻轉(zhuǎn)換，汽車電子等領(lǐng)域有著廣泛的應(yīng)用價(jià)值。 本文采用∑-△結(jié)構(gòu)以FPGA方式實(shí)現(xiàn)了一個(gè)具有高精度的數(shù)模轉(zhuǎn)換器，在24比特的輸入信號(hào)下，達(dá)到了約150dB的信噪比。作為一個(gè)靈活的音頻DAC實(shí)現(xiàn)方案。該DAC可以對(duì)CD/DVD/HDCD/SACD等多種制式下的音頻信號(hào)進(jìn)行處理，接受并轉(zhuǎn)換采樣率為32/44.1/48/88.2/96/192kHz，字長(zhǎng)為16/18/20/24比特的PCM數(shù)據(jù)，具備良好的兼容性和通用性。 由于非線性和不穩(wěn)定性的存在，高階∑-△調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)存在較大的難度。本文綜合大量文獻(xiàn)中的經(jīng)驗(yàn)原則和方法，闡述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計(jì)流程；并據(jù)此設(shè)計(jì)了達(dá)到24bit精度和滿量程輸入范圍的的5階128倍調(diào)制器。本文創(chuàng)新性地提出了∑-△調(diào)制器的一種高效率流水線實(shí)現(xiàn)結(jié)構(gòu)。分析表明，與其他常見的∑-△調(diào)制器實(shí)現(xiàn)結(jié)構(gòu)相比，本方案具有結(jié)構(gòu)簡(jiǎn)單、運(yùn)算單元少等優(yōu)點(diǎn)；此外在同樣信號(hào)采樣率下，調(diào)制器所需的時(shí)鐘頻率大大降低。 文中的過采樣濾波模塊采用三級(jí)半帶濾波器和一個(gè)可變CIC濾波器級(jí)聯(lián)組成，可以達(dá)到最高128倍的過采樣比，同時(shí)具有良好的通帶和阻帶特性。在半帶濾波器的設(shè)計(jì)中采用了CSD編碼，使結(jié)構(gòu)得到了充分的簡(jiǎn)化。 本文提出的過采樣DAC方案具有可重配置結(jié)構(gòu)，讓使用者能夠方便地控制過采樣比和調(diào)制器階數(shù)。通過積分梳狀濾波器的配置，能夠獲得32/64/128倍的不同過采樣比，從而實(shí)現(xiàn)對(duì)于32～192kHz多種采樣率輸入的處理。在不同輸入字長(zhǎng)情況下，通過調(diào)制器的重構(gòu)，則可以將調(diào)制器由高精度的5階模式改變?yōu)楣母偷?階模式，滿足不同分辨率信號(hào)輸入時(shí)的不同精度要求。這是本文的另一創(chuàng)新之處。 目前，該過采樣DAC已經(jīng)在XilinxVirtexⅡ系列FPGA器件下得到硬件實(shí)現(xiàn)和驗(yàn)證。測(cè)試表明，對(duì)于從32kHz到192kHz的不同輸入信號(hào)，該DAC模塊輸出1比特碼流的帶內(nèi)信噪比均能滿足24比特?cái)?shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求。
上傳時(shí)間： 2013-07-08
上傳用戶：從此走出陰霾
隨著現(xiàn)代通信與信號(hào)處理技術(shù)的不斷發(fā)展，對(duì)于高速高精度AD轉(zhuǎn)換器的需求越來越大。但是，隨著集成電路工藝中電路特征線寬的不斷減小，在傳統(tǒng)單通道ADC框架下同時(shí)實(shí)現(xiàn)高速、高精度的數(shù)模轉(zhuǎn)換愈加困難。此時(shí)，時(shí)分交替ADC 作為...
標(biāo)簽： ADC 時(shí)分 數(shù)字校準(zhǔn)
上傳時(shí)間： 2013-07-08
上傳用戶：mylinden
課件和書內(nèi)容差不多，可供有心自學(xué)的人自學(xué)或者鞏固一下基礎(chǔ)
標(biāo)簽： 模擬電子 技術(shù)基礎(chǔ) 清華
上傳時(shí)間： 2013-07-31
上傳用戶：蠢蠢66
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
