亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

大學(xué)英語(yǔ)

  • PCB阻抗匹配計算工具(附教程)

    附件是一款PCB阻抗匹配計算工具,點擊CITS25.exe直接打開使用,無需安裝。附件還帶有PCB連板的一些計算方法,連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議:       1.一般連板長寬比率為1:1~2.5:1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm,       2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.     3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理.     4.連板掏空長度超過板長度的1/2時,需加補強邊.       5.陰陽板的設計需作特殊考量.       6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性.       7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch.       8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°.       9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>.  10.使用針孔(郵票孔)聯接:需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝. 

    標簽: PCB 阻抗匹配 計算工具 教程

    上傳時間: 2014-12-31

    上傳用戶:sunshine1402

  • PCB阻抗匹配計算工具(附教程)

    附件是一款PCB阻抗匹配計算工具,點擊CITS25.exe直接打開使用,無需安裝。附件還帶有PCB連板的一些計算方法,連板的排法和PCB聯板的設計驗驗。 PCB設計的經驗建議:       1.一般連板長寬比率為1:1~2.5:1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm,       2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位.     3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理.     4.連板掏空長度超過板長度的1/2時,需加補強邊.       5.陰陽板的設計需作特殊考量.       6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性.       7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch.       8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°.       9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>.  10.使用針孔(郵票孔)聯接:需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝. 

    標簽: PCB 阻抗匹配 計算工具 教程

    上傳時間: 2013-10-15

    上傳用戶:3294322651

  • DXP2004電氣檢測中英對照表

    DXP2004電氣檢測中英對照

    標簽: 2004 DXP 電氣 檢測

    上傳時間: 2015-01-01

    上傳用戶:eclipse

  • FPGA大西瓜開發板進階教程

    大西瓜FPGA開發板的教程,比較詳細。

    標簽: FPGA 開發板 進階 教程

    上傳時間: 2013-12-20

    上傳用戶:coeus

  • PADS Layout把非中心對稱封裝的元件坐標導出所修改的Basic Scr

    有時候,做元件封裝的時候,做得不是按中心設置為原點(不提倡這種做法),所以制成之后導出來的坐標圖和直接提供給貼片廠的要求相差比較大。比如,以元件的某一個pin 腳作為元件的原點,明顯就有問題,直接修改封裝的話,PCB又的重新調整。所以想到一個方法:把每個元件所有的管腳的X坐標和Y坐標分別求平均值,就為元件的中心。

    標簽: Layout Basic PADS Scr

    上傳時間: 2014-01-09

    上傳用戶:xzt

  • OEMax NX70 A_D轉換器安裝說明(中英版)

    OEMax NX70 A_D轉換器安裝說明(中英版)

    標簽: OEMax A_D NX 70

    上傳時間: 2013-10-17

    上傳用戶:playboys0

  • 基于SPI接口和FIFO緩沖器的大容量高速實時數據存儲方案

    大容量高速實時數據存儲方案

    標簽: FIFO SPI 接口 大容量

    上傳時間: 2014-01-04

    上傳用戶:herog3

  • pcb layout規則

    LAYOUT REPORT .............. 1   目錄.................. 1     1. PCB LAYOUT 術語解釋(TERMS)......... 2     2. Test Point : ATE 測試點供工廠ICT 測試治具使用............ 2     3. 基準點 (光學點) -for SMD:........... 4     4. 標記 (LABEL ING)......... 5     5. VIA HOLE PAD................. 5     6. PCB Layer 排列方式...... 5     7.零件佈置注意事項 (PLACEMENT NOTES)............... 5     8. PCB LAYOUT 設計............ 6     9. Transmission Line ( 傳輸線 )..... 8     10.General Guidelines – 跨Plane.. 8     11. General Guidelines – 繞線....... 9     12. General Guidelines – Damping Resistor. 10     13. General Guidelines - RJ45 to Transformer................. 10     14. Clock Routing Guideline........... 12     15. OSC & CRYSTAL Guideline........... 12     16. CPU

    標簽: layout pcb

    上傳時間: 2013-10-29

    上傳用戶:1234xhb

  • PCB設計問題集錦

    PCB設計問題集錦 問:PCB圖中各種字符往往容易疊加在一起,或者相距很近,當板子布得很密時,情況更加嚴重。當我用Verify Design進行檢查時,會產生錯誤,但這種錯誤可以忽略。往往這種錯誤很多,有幾百個,將其他更重要的錯誤淹沒了,如何使Verify Design會略掉這種錯誤,或者在眾多的錯誤中快速找到重要的錯誤。    答:可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數目。但一定要檢查是否真正屬于不需要的文字。 問: What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答:這是有關制造方面的一個檢查,您沒有相關設定,所以可以不檢查。 問: 怎樣導出jop文件?答:應該是JOB文件吧?低版本的powerPCB與PADS使用JOB文件。現在只能輸出ASC文件,方法如下STEP:FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產品中Import保存的ASC文件,再保存為JOB文件。 問: 怎樣導入reu文件?答:在ECO與Design 工具盒中都可以進行,分別打開ECO與Design 工具盒,點擊右邊第2個圖標就可以。 問: 為什么我在pad stacks中再設一個via:1(如附件)和默認的standardvi(如附件)在布線時V選擇1,怎么布線時按add via不能添加進去這是怎么回事,因為有時要使用兩種不同的過孔。答:PowerPCB中有多個VIA時需要在Design Rule下根據信號分別設置VIA的使用條件,如電源類只能用Standard VIA等等,這樣操作時就比較方便。詳細設置方法在PowerPCB軟件通中有介紹。 問:為什么我把On-line DRC設置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設置怎么不會呢?答:首先這不是錯誤,出現的原因是在數據中沒有BOARD OUTLINE.您可以設置一個,但是不使用它作為CAM輸出數據. 問:我用ctrl+c復制線時怎設置原點進行復制,ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答: 復制布線時與上面的MOVE MODE設置沒有任何關系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問:用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5),不知有什么辦法可以輕易想拉起左就左,右就右。答: 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問: 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起,而你教程里都會好好的(圖8)答:這可能還是與您的GRID 設置有關,不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習。 問: 尊敬的老師:您好!這個圖已經畫好了,但我只對(如圖1)一種的完全間距進行檢查,怎么錯誤就那么多,不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下,如果還有什么問題請指出來,本人在改進。謝!!!!!答:請注意您的DRC SETUP窗口下的設置是錯誤的,現在選中的SAME NET是對相同NET進行檢查,應該選擇NET TO ALL.而不是SAME NET有關各項參數的含義請仔細閱讀第5部教程. 問: U101元件已建好,但元件框的拐角處不知是否正確,請幫忙CHECK 答:元件框等可以通過修改編輯來完成。問: U102和U103元件沒建完全,在自動建元件參數中有幾個不明白:如:SOIC--》silk screen欄下spacing from pin與outdent from first pin對應U102和U103元件應寫什么數值,還有這兩個元件SILK怎么自動設置,以及SILK內有個圓圈怎么才能畫得與該元件參數一致。 答:Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據元件資料自己計算。

    標簽: PCB 設計問題 集錦

    上傳時間: 2014-01-03

    上傳用戶:Divine

  • 指令集仿真器自動生成技術及其優化

    指令集仿真器(ISS)是現代DSP產品調試的有力工具,但ISS的開發會耗費很大的人力物力,同時其正確性亦無法得到很好的保證。ISS自動生成技術是解決以上問題的有效途徑,論文描述了基于英飛凌公司Tricore的ISS自動生成的設計與實現,并對現有的自動生成技術做了一些優化,使自動產生的ISS具有更好的性能。

    標簽: 指令集 仿真器 自動 生成技術

    上傳時間: 2015-01-02

    上傳用戶:DXM35

主站蜘蛛池模板: 房山区| 霍林郭勒市| 射阳县| 溧阳市| 黄冈市| 惠来县| 明光市| 汽车| 抚顺县| 含山县| 东源县| 同心县| 平塘县| 澄迈县| 庆安县| 萨嘎县| 读书| 宜城市| 明水县| 阳江市| 霞浦县| 宁陕县| 龙海市| 阳春市| 磐石市| 武定县| 鹤岗市| 临沭县| 南宫市| 喀喇沁旗| 安图县| 卓资县| 鹿泉市| 融水| 紫云| 松滋市| 大连市| 陆河县| 黎城县| 饶平县| 汾西县|