隨著電子技術(shù)和計算機(jī)技術(shù)的飛速發(fā)展，視頻圖像處理技術(shù)近年來得到極大的重視和長足的發(fā)展，其應(yīng)用范圍主要包括數(shù)字廣播、消費(fèi)類電子、視頻監(jiān)控、醫(yī)學(xué)成像及文檔影像處理等領(lǐng)域。當(dāng)前視頻圖像處理主要問題是當(dāng)處理的數(shù)據(jù)量很大時，處理速度慢，執(zhí)行效率低。而且視頻算法的軟件和硬件仿真和驗(yàn)證的靈活性低。 本論文首先根據(jù)視頻信號的處理過程和典型視頻圖像處理系統(tǒng)的構(gòu)成提出了基于FPGA的視頻圖像處理系統(tǒng)總體框圖；其次選擇視頻轉(zhuǎn)換芯片SAA7113，完成視頻圖像采集模塊的設(shè)計，主要分三步完成：1)配置視頻轉(zhuǎn)換芯片的工作模式，完成視頻轉(zhuǎn)化芯片SAA7113的初始化：2)通過分析輸出數(shù)據(jù)流的格式標(biāo)準(zhǔn)，來識別奇偶場信號、場消隱信號和有效行數(shù)據(jù)的開始和結(jié)束信號三種控制信號，并根據(jù)控制信號，用Verilog硬件描述語言編程實(shí)現(xiàn)圖像數(shù)據(jù)的采集；3)分析SRAM的讀寫控制時序，采用兩塊SRAM完成圖像數(shù)據(jù)的存儲。然后編寫軟件測試文件，在ISE Simulator仿真環(huán)境進(jìn)行程序測試與運(yùn)行，并分析仿真結(jié)果，驗(yàn)證了數(shù)據(jù)采集和存儲的正確性；最后，對常用視頻圖像算法的MATLAB仿真，選擇適當(dāng)?shù)乃阕樱捎霉ぞ進(jìn)ATLAB、System Generator for DSP和ISE，利用模塊構(gòu)建方式，搭建視頻算法平臺，實(shí)現(xiàn)圖像平滑濾波、銳化濾波算法，在Simulink中仿真并自動生成硬件描述語言和網(wǎng)表，對資源的消耗做簡要分析。 本論文的創(chuàng)新點(diǎn)是采用新的開發(fā)環(huán)境System Generator for DSP實(shí)現(xiàn)視頻圖像算法。這種開發(fā)視頻圖像算法的方式靈活性強(qiáng)、設(shè)計周期短、驗(yàn)證方便、是視頻圖像處理發(fā)展的必然趨勢。
標(biāo)簽： FPGA 視頻圖像 處理系統(tǒng)
上傳時間： 2013-05-20
上傳用戶：fudong911
隨著圖像分辨率的越來越高，軟件實(shí)現(xiàn)的圖像處理無法滿足實(shí)時性的需求；同時FPGA等可編程器件的快速發(fā)展使得硬件實(shí)現(xiàn)圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內(nèi)外的一個熱門領(lǐng)域。 本文在FPGA平臺上，用Verilog HDL實(shí)現(xiàn)了一個研究圖像處理算法的可重復(fù)配置的硬件模塊架構(gòu)，架構(gòu)包括PC機(jī)預(yù)處理和通信軟件，控制模塊，計算單元，存儲器模塊和通信適配模塊五個部分。其中的計算模塊負(fù)責(zé)具體算法的實(shí)現(xiàn)，根據(jù)不同的圖像處理算法可以獨(dú)立實(shí)現(xiàn)。架構(gòu)為計算模塊實(shí)現(xiàn)了一個可添加、移出接口，不同的算法設(shè)計只要符合該接口就可以方便的加入到模塊架構(gòu)中來進(jìn)行調(diào)試和運(yùn)行。 在硬件架構(gòu)的基礎(chǔ)上本文實(shí)現(xiàn)了排序?yàn)V波，中值濾波，卷積運(yùn)算及高斯濾波，形態(tài)學(xué)算子運(yùn)算等經(jīng)典的圖像處理算法。討論了FPGA的圖像處理算法的設(shè)計方法及優(yōu)化策略，通過性能分析，F(xiàn)PGA實(shí)現(xiàn)圖像處理在時間上比軟件處理有了很大的提高；通過結(jié)果的比較，發(fā)現(xiàn)FPGA的處理結(jié)果達(dá)到了軟件處理幾乎同等的效果水平。最后本文在實(shí)現(xiàn)較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進(jìn)，提高了算法的可用性，同時為進(jìn)一步的研究提供了更加便利的平臺。 整個設(shè)計都是在ISE8.2和ModelSim第三方仿真軟件環(huán)境下開發(fā)的，在xilinx的Spartan-3E XC3S500E硬件平臺上實(shí)現(xiàn)。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結(jié)合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究，為實(shí)現(xiàn)FPGA為核心處理芯片的實(shí)時圖像處理系統(tǒng)有著積極的作用。
上傳時間： 2013-07-29
上傳用戶：愛順不順
H.264/AVC是由ITU和ISO兩大組織聯(lián)合組成的JVT共同制定的一項新的視頻壓縮技術(shù)標(biāo)準(zhǔn)，在較低帶寬上提供高質(zhì)量的圖像傳輸是H.264/AVC的應(yīng)用亮點(diǎn)。在同樣的視覺質(zhì)量前提下，H.264/AVC比H.263和MPEG-4節(jié)約了50％的碼率。但H.264獲得優(yōu)越性能的代價是計算復(fù)雜度的增加，據(jù)估計其編碼的計算復(fù)雜度大約為H.263的3倍，因此很難應(yīng)用于實(shí)時視頻處理領(lǐng)域。針對這一現(xiàn)狀，業(yè)內(nèi)做了大量的研究工作，力圖降低其計算復(fù)雜度和提高運(yùn)行效率。比如在運(yùn)動估計方面，國內(nèi)外在這方面的研究已經(jīng)很成熟。而針對幀內(nèi)/幀間預(yù)測編碼的研究卻較少。因此研究預(yù)測模式的快速算法具有理論意義和應(yīng)用價值。 本文在詳細(xì)研究H.264標(biāo)準(zhǔn)視頻壓縮編碼特點(diǎn)基礎(chǔ)上，分析了H.264幀內(nèi)編碼, 幀間編碼及變換，量化技術(shù)的原理及特點(diǎn)，提出了一種基于局部邊緣方向信息的快速幀內(nèi)模式判決算法，通過結(jié)合SAD的模式選擇方法來減少模式選擇數(shù)目。它采用了Sobel梯度算子計算當(dāng)前塊的邊緣信息，累加當(dāng)前塊中屬于同一方向像素點(diǎn)的邊緣矢量構(gòu)造不同模式下的邊緣方向直方圖，以便確定最可能的預(yù)測模式。該算法有效降低了編碼器的運(yùn)算復(fù)雜度，在并未顯著降低編碼性能的情況下提升了編碼器效率。仿真表明：Foreman 圖像序列編碼性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，這大大提高了視頻傳輸?shù)馁|(zhì)量。 另外在幀間預(yù)測模式選擇算法方面進(jìn)行了改進(jìn)研究：按順序?qū)Σ煌愋瓦M(jìn)行判決，有選擇地去比較可能模式，使得在有效減少需判決的模式數(shù)量的同時，結(jié)合小塊模式搜索中途停止準(zhǔn)則來確定最優(yōu)模式。仿真表明：改進(jìn)算法相對與原來算法能夠節(jié)省很多的編碼時間（平均下降了49.3％），但帶來的圖像質(zhì)星的下降（平均下降0.08dB,可以忽略）和碼率較少的增加。 同時在整數(shù)DCT變換模塊中，提出了一種快速蝶形算法，使得對4×4點(diǎn)數(shù)據(jù)做一次變換，只需通過8×8次加法和2×8次移位運(yùn)算便可完成，與原來12×8次加法和4×8次移位相比，新算法大大降低了運(yùn)算復(fù)雜度。 最后介紹FPGA的特點(diǎn)及設(shè)計流程，并實(shí)現(xiàn)了H.264編解碼器中變換編碼及量化和熵解碼模塊的硬件。這種基于FPGA所實(shí)現(xiàn)的H.264編碼視頻處理模塊設(shè)計具備了成本低，周期短，設(shè)計方法靈活等優(yōu)點(diǎn)，具有廣闊的市場應(yīng)用前景。 仿真表明，通過使用本文提出的幀內(nèi)/幀間速算法方法可使得H.264編碼速度獲得顯著的提高，使H.264 Baseline編碼器能在PC平臺上實(shí)現(xiàn)實(shí)時編碼。
上傳時間： 2013-07-18
上傳用戶：zukfu
為了克服傳統(tǒng)的局部特征匹配算法對噪聲和圖像灰度非線性變換敏感的不足，提出了基于SIFT（Scale Invariant Feature Transform）描述算子的特征匹配算法。該算法首先
上傳時間： 2013-04-24
上傳用戶：hphh
低壓電力線通信(PLC)具有網(wǎng)絡(luò)分布廣、無需重新布線和維護(hù)方便等優(yōu)點(diǎn)。近年來，低壓電力線通信被看成是解決信息高速公路“最后一英里”問題的一種方案，在國內(nèi)外掀起了一個新的研究熱潮。電力線信道中不僅存在多徑干擾和子信道衰落，而且還存在開關(guān)噪聲和窄帶噪聲，因此在電力線通信系統(tǒng)中，信道編碼是不可或缺的重要組成部分。 本文著重研究了在FPGA上實(shí)現(xiàn)OFDM系統(tǒng)中的信道編解碼方案。其中編碼端由卷積碼編碼器和交織器組成，解碼端由Viterbi譯碼器和解交織器組成，同時為了與PC機(jī)進(jìn)行通信，還在FPGA上做了一個RS232串行接口模塊，以上所有的模塊均采用硬件描述語言VerilogHDL編寫。另外，峰值平均功率比(PAR)較大是OFDM系統(tǒng)所面臨的一個重要問題，必須要考慮如何降低大峰值功率信號出現(xiàn)的概率。本文重點(diǎn)研究了三種降低PAR的方法：即信號預(yù)畸變技術(shù)、信號非畸變技術(shù)和編碼技術(shù)。這三種方法各有優(yōu)缺點(diǎn)，但是迄今為止還沒有一種好方法能夠徹底地解決OFDM系統(tǒng)中較高PAR的弊病。本論文內(nèi)容安排如下：第一章介紹了課題的背景，可編程器件和OFDM技術(shù)的發(fā)展歷程。第二章詳細(xì)介紹了OFDM的原理以及實(shí)現(xiàn)OFDM所采用的一些技術(shù)細(xì)節(jié)。第三章詳細(xì)介紹了本課題中信道編碼的方案，包括信道編碼的基本原理，組成結(jié)構(gòu)以及方案中采用的卷積碼和交織的原理及設(shè)計。第四章詳細(xì)討論了編碼方案如何在FPGA上實(shí)現(xiàn)，包括可編程邏輯器件FPGA/CPLD的結(jié)構(gòu)特點(diǎn)，開發(fā)流程，以及串口通信接口、編解碼器的FPGA設(shè)計。第五章詳細(xì)介紹了如何降低OFDM系統(tǒng)中的峰值平均功率比。最后，在第六章總結(jié)全文，并對課題中需要進(jìn)一步完善的方面進(jìn)行了探討。
上傳時間： 2013-04-24
上傳用戶：520
本代碼實(shí)現(xiàn)了OFDM系統(tǒng)的子空間盲信道估計，實(shí)現(xiàn)了ber性能
上傳時間： 2013-04-24
上傳用戶：gzming
在工業(yè)過程中，許多對象具有滯后特性，由于純滯后的存在，使得系統(tǒng)的超調(diào)量變大，調(diào)節(jié)時間變長。因此滯后過程被公認(rèn)為較難控制的對象，而且純滯后占整個動態(tài)過程的時間越長，難控的程度越大。所以大純滯后對象的控制一直是困擾自動控制和計算機(jī)應(yīng)用領(lǐng)域的一大難題。而這類對象又廣泛存在于石油、化工、釀造、制藥、冶金等工業(yè)生產(chǎn)過程中。因此對該問題的研究具有重大的實(shí)際意義。 傳統(tǒng)的PID配合Smith預(yù)估補(bǔ)償器的控制方法，對模型誤差反映比較靈敏，當(dāng)存在建模誤差或干擾時，控制效果并不能取得令人滿意的效果。近年來隨著模糊控制、神經(jīng)網(wǎng)絡(luò)控制等智能控制研究的不斷深入，有些學(xué)者將它們與Smith預(yù)估控制、PID控制及預(yù)測控制等相結(jié)合，提出了針對不確定大滯后系統(tǒng)的新的控制方法。雖然有些控制方案效果不錯，但系統(tǒng)的復(fù)雜程度和調(diào)試難度也隨之增加。因此設(shè)計簡單、快速、可靠的控制器，仍是一個重大課題。 本文首先介紹了大滯后過程的控制特點(diǎn)，概述了常用的大滯后過程的控制方法及其優(yōu)缺點(diǎn)。接著概要地介紹了嵌入式系統(tǒng)的優(yōu)點(diǎn)、發(fā)展歷史、現(xiàn)狀及前景。并針對性地介紹了ARM控制器的概況以及它的應(yīng)用領(lǐng)域。然后本文針對大滯后對象提出了自抗擾控制器與Smith預(yù)估補(bǔ)償器相結(jié)合的設(shè)計方案。通過仿真對比了本方案、PID配合Smith預(yù)估補(bǔ)償器及單一的自抗擾控制器的控制效果，表明自抗擾控制器與Smith預(yù)估補(bǔ)償器的結(jié)合有效地改善了大滯后對象的控制效果，增強(qiáng)了系統(tǒng)的魯棒性和抗干擾能力。為驗(yàn)證該控制方案的實(shí)際控制效果，我們以PCT-II型過程控制實(shí)驗(yàn)裝置中的具有大滯后特性的盤管內(nèi)部的溫度為被控對象，以JX44BO開發(fā)板作為主要的控制平臺設(shè)計并完成大滯后控制實(shí)驗(yàn)。所以接下來本文介紹了實(shí)現(xiàn)這個嵌入式溫度大滯后控制系統(tǒng)所涉及到的硬件平臺、系統(tǒng)框圖以及實(shí)驗(yàn)內(nèi)容。然后本文介紹了嵌入式控制平臺的控制界面以及各個主要功能的程序的實(shí)現(xiàn)，以及遠(yuǎn)程客戶端程序在以太網(wǎng)通訊方面的程序?qū)崿F(xiàn)和遠(yuǎn)程客戶端程序的操作界面。最后本文給出了本次實(shí)驗(yàn)的參數(shù)設(shè)置以及最終的實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果表明在實(shí)際應(yīng)用中本文所提出的方案對于大滯后對象具有較好的控制效果。
標(biāo)簽： ARM 控制 系統(tǒng)研究
上傳時間： 2013-06-11
上傳用戶：baitouyu
隨著現(xiàn)代電力系統(tǒng)向大容量、高電壓方向發(fā)展，廣泛用于大型發(fā)電機(jī)組測量和保護(hù)用的大電流互感器的研制就變得很緊迫。考慮到大電流互感器具有大電流、強(qiáng)電磁干擾和多相運(yùn)行等特點(diǎn)，在設(shè)計大電流互感器時，必須采取有效的屏蔽措施，屏蔽來自鄰相的雜散磁通。傳統(tǒng)的屏蔽方案是采用金屬屏蔽罩，盡管有效，但設(shè)備笨重。本文中，作者對有外層屏蔽繞組的大電流互感器進(jìn)行了各種研究。 大電流互感器采用繞組屏蔽方式后，如何優(yōu)化設(shè)計屏蔽繞組，使屏蔽繞組能夠充分有效地屏蔽雜散磁通對環(huán)形鐵心的影響呢?針對上述的問題，本文作者主要完成如下幾個方面的工作： 1、首先對國內(nèi)外大電流互感器的發(fā)展與研究現(xiàn)狀進(jìn)行了敘述，并成功設(shè)計了15000/5A大電流互感器。 2、對精典的電磁場理論和場路耦合法的數(shù)學(xué)理論進(jìn)行了深入的研究，建立了大電流互感器的三維場路耦合有限元分析的數(shù)學(xué)模型和仿真模型。應(yīng)用有限元軟件ANSYS建立三維有限元仿真模型和基于場路耦合原理的外部耦合電路。 3、理論分析了雜散磁通對電流互感器鐵心的影響；重點(diǎn)分析了繞組屏蔽雜散磁通理論；通過等值電流法，得到無論三相還是多相電流互感器條件下，中間相的電流互感器所受到的雜散磁通是最為嚴(yán)重的，為大電流互感器的有效保護(hù)提供了科學(xué)依據(jù)。 4、為了得到最優(yōu)化屏蔽繞組，對屏蔽繞組的匝數(shù)采用離散化替代連續(xù)性，再考慮屏蔽繞組在環(huán)形鐵心上的位置，共提出了多種優(yōu)化方案；根據(jù)三維場路耦合有限元分析模型，精確計算出屏蔽繞組中的電流、電流分布、環(huán)形鐵心中的磁感應(yīng)強(qiáng)度分布和外層繞組的局部最高溫升，通過比較多種計算結(jié)果，得到大電流互感器屏蔽繞組的最優(yōu)化方案。 5、最后建立了大電流互感器的等效磁勢法和降流回路法兩種試驗(yàn)方案模型，通過比較試驗(yàn)方案仿真計算結(jié)果和出廠試驗(yàn)結(jié)果，證明了仿真計算結(jié)果是正確的，可靠的。 通過對屏蔽繞組進(jìn)行優(yōu)化設(shè)計后，有效地削弱了雜散磁通，使得大電流互感器輕型化、小型化，節(jié)約了大量的銅材料，使得其運(yùn)輸更加方便。
標(biāo)簽： 大電流 互感器 繞組 應(yīng)用研究
上傳時間： 2013-04-24
上傳用戶：yolo_cc
本論文圍繞大容量汽輪發(fā)電機(jī)的進(jìn)相運(yùn)行展開了研究工作。全文共分七章。第一章首先闡述了發(fā)電機(jī)進(jìn)相運(yùn)行的重要性和迫切性，對國內(nèi)外相關(guān)方面的研究概況作了較為系統(tǒng)全面的綜述，并對本論文的研究內(nèi)容作了簡單介紹。第二章給出了低頻三維渦流電磁場的復(fù)邊值問題，并介紹了復(fù)矢量場的一些理論基礎(chǔ)。然后分別利用伴隨算子和伴隨場函數(shù)(廣義相互作用原理)、最小作用原理和拉格朗日乘子法(廣義變分原理)，建立了低頻三維渦流電磁場中非自伴算子問題的變分描述。上述三種方法所得的結(jié)果與Galerkin法的結(jié)果完全一致。第三章介紹了圓柱坐標(biāo)系下基于拱形體單元的三維穩(wěn)態(tài)溫度場有限元計算模型，并將變分法的結(jié)果與Galerkin法的結(jié)果進(jìn)行了對比。第四章建立了汽輪發(fā)電機(jī)端部三維行波渦流電磁場的數(shù)學(xué)模型，在渦流控制方程中引入了罰函數(shù)項以使庫倫規(guī)范自動滿足，并應(yīng)用廣義相互作用原理導(dǎo)出了對應(yīng)的泛函變分及其有限元計算格式。然后對多臺大容量汽輪發(fā)電機(jī)端部的渦流電磁場進(jìn)行了實(shí)例計算，并分析了罰函數(shù)項對數(shù)值解穩(wěn)定性的影響以及影響端部電磁場的各種因素。第五章建立了大型汽輪發(fā)電機(jī)端部三維溫度場的有限元計算模型，并應(yīng)用傳熱學(xué)理論研究了散熱系數(shù)、等效熱傳導(dǎo)系數(shù)等問題。然后求解了QFSS-300-2型汽輪發(fā)電機(jī)端部大壓圈上的三維溫度場分布，并與兩臺機(jī)組多種工況下的實(shí)測數(shù)據(jù)進(jìn)行了對比。第六章介紹了二維穩(wěn)態(tài)溫度場的邊值問題及其等價變分，導(dǎo)出了其有限元計算格式。然后求解了QFQS-200-2型汽輪發(fā)電機(jī)端部壓圈上的溫度分布，并與實(shí)測數(shù)據(jù)進(jìn)行了對比。第七章首先定性研究了汽輪發(fā)電機(jī)從遲相運(yùn)行到進(jìn)相運(yùn)行過程中不同區(qū)域上磁場強(qiáng)度的變化規(guī)律。然后介紹了發(fā)電機(jī)變參數(shù)數(shù)學(xué)模型，結(jié)合實(shí)測數(shù)據(jù)以及最小二乘回歸分析計算了發(fā)電機(jī)穩(wěn)態(tài)運(yùn)行時的相關(guān)電氣參數(shù)，并分析了發(fā)電機(jī)各物理量之間的相互關(guān)系。隨后分析了不同工況下發(fā)電機(jī)端部結(jié)構(gòu)件上的渦流損耗及溫升的變化趨勢。最后，利用發(fā)電機(jī)變參數(shù)模型給出了發(fā)電機(jī)的飽和功角特性、靜穩(wěn)極限以及運(yùn)行極限圖。
標(biāo)簽： 大型 分 汽輪發(fā)電機(jī) 物理
上傳時間： 2013-07-10
上傳用戶：stampede
DC/DC變換器的并聯(lián)技術(shù)是提高DC/DC變換器功率等級的有效途徑，而如何實(shí)現(xiàn)并聯(lián)模塊間輸出電流的平均分配是實(shí)現(xiàn)并聯(lián)的核心技術(shù).目前的并聯(lián)均流技術(shù)多是在并聯(lián)模塊參數(shù)差異不大的情況下實(shí)現(xiàn)的，對于并聯(lián)系統(tǒng)在并聯(lián)模塊參數(shù)差異較大的極限情況下的穩(wěn)態(tài)和暫態(tài)性能則很少涉及.該文著重對并聯(lián)系統(tǒng)在參數(shù)差異很大的條件下的工作情況進(jìn)行了研究.首先利用基于狀態(tài)空間平均法的小信號分析對最大均流法的均流原理進(jìn)行了分析，并對并聯(lián)系統(tǒng)的穩(wěn)定性進(jìn)行了討論.之后針對已有的均流方案的局限性提出了一種新的具有限流功能的三環(huán)控制均流策略.為了驗(yàn)證所提出的方案的可行性，建立了MATLAB仿真平臺，利用模塊化仿真的思想進(jìn)行了系統(tǒng)仿真，初步驗(yàn)證了方案的合理性.最后搭建了實(shí)際的DC/DC并聯(lián)系統(tǒng)試驗(yàn)平臺，對采用該方案的并聯(lián)系統(tǒng)的穩(wěn)態(tài)和暫態(tài)性能進(jìn)行了全面的考察，得到了令人滿意的結(jié)果，證明了具有限流功能的三環(huán)控制均流策略是切實(shí)可行的.
標(biāo)簽： DCDC 均流 變換器 并聯(lián)
上傳時間： 2013-04-24
上傳用戶：lzm033
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
