牛人郭天祥單片機教程課件牛人郭天祥單片機教程課件牛人郭天祥單片機教程課件牛人郭天祥單片機教程課件牛人郭天祥單片機教程課件
標(biāo)簽: 單片機教程
上傳時間: 2013-07-26
上傳用戶:佳期如夢
8位電流模模數(shù)轉(zhuǎn)換器設(shè)計研究 8位電流模模數(shù)轉(zhuǎn)換器設(shè)計研究
標(biāo)簽: 8位 電流模 模數(shù)轉(zhuǎn)換器
上傳時間: 2013-06-21
上傳用戶:kaixinxin196
偏振模色散(PMD)是限制光通信系統(tǒng)向高速率和大容量擴展的主要障礙,尤其是160Gb/s光傳輸系統(tǒng)中,由PMD引起的脈沖畸變現(xiàn)象更加嚴(yán)重。為了克服PMD帶來的危害,國內(nèi)外已經(jīng)開始了對PMD補償?shù)难芯俊5悄壳暗难a償系統(tǒng)復(fù)雜、成本高且補償效果不理想,因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法,可以實現(xiàn)低成本的PMD補償。 在實驗中將擾偏器連入光時分復(fù)用系統(tǒng),通過觀察其工作前后的脈沖波形,發(fā)現(xiàn)擾偏器的應(yīng)用改善了系統(tǒng)的性能。隨著系統(tǒng)速率的提高,對擾偏器速率的要求也隨之提高,目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統(tǒng)要求。通過對偏振擾偏器原理的分析,決定采用高速控制電路驅(qū)動偏振控制器的方法來實現(xiàn)高速擾偏器的設(shè)計。擾偏器采用鈮酸鋰偏振控制器,其響應(yīng)時間小于100ns,是目前偏振控制器能夠達(dá)到的最高速率,但是將其用于160Gb/s高速光通信系統(tǒng)擾偏時,這個速率仍然偏低,因此,提出采用多段鈮酸鋰晶體并行擾偏的方法,彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較,選擇DSP+FPGA作為控制端,DSP芯片用于產(chǎn)生隨機數(shù)據(jù),F(xiàn)PGA芯片具有豐富的I/O引腳,工作頻率高,可以實現(xiàn)大量數(shù)據(jù)的快速并行輸出。這樣的方案可以充分發(fā)揮DSP和FPGA各自的優(yōu)勢。另外對數(shù)模轉(zhuǎn)換芯片也要求響應(yīng)速度快,本論文以FPGA為核心,完成了FPGA與其它芯片的接口電路設(shè)計。在QuartusⅡ集成環(huán)境中進行FPGA的開發(fā),使用VHDL語言和原理圖輸入法進行電路設(shè)計。 本文設(shè)計的偏振擾偏器在高速控制電路的驅(qū)動下,可以實現(xiàn)大量的數(shù)據(jù)處理,采用多段鈮酸鋰晶體并行工作的方法,可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率,適合應(yīng)用于160Gb/s光通信系統(tǒng)中進行PMD補償。
上傳時間: 2013-04-24
上傳用戶:suxuan110425
在信道編碼的發(fā)展進程中,編碼研究人員一直致力于追尋性能盡可能的接近Shannon極限,且譯碼復(fù)雜度較低的信道編碼方案。1993年Berrou等提出了Turbo碼,這種碼在接近香農(nóng)極限的低信噪比下仍能夠獲得較低的誤碼率,它的出現(xiàn)在編碼界引起了廣泛的關(guān)注,并成為編碼研究領(lǐng)域最新的發(fā)展方向之一。但Turbo碼也有其缺點,由于交織器的存在,致使譯碼復(fù)雜度高,譯碼時延長且因為低碼重碼字,存在錯誤平臺現(xiàn)象。在Turbo碼的基礎(chǔ)上,1994年,Pyndiah等提出了Turbo乘積碼,Turbo乘積碼繼承了Turbo碼的優(yōu)點,又因為Turbo乘積碼的構(gòu)造采用了線性分組碼,所以譯碼方法比Turbo碼簡單。Turbo乘積碼近年來開始被廣泛到應(yīng)用到各種通信場合,大有取代傳統(tǒng)的卷積碼之勢。 本文首先圍繞Turbo乘積碼的編譯碼原理,闡述了涉及到的基礎(chǔ)知識;又據(jù)Turbo乘積碼目前的應(yīng)用狀況,回顧了Turbo碼的發(fā)展歷史;其次,根據(jù)Turbo乘積碼的構(gòu)造原理,探討了構(gòu)造的方法,交織類型,子碼的選擇及子碼的性能;再次,研究了Turbo乘積碼的概率譯碼,基于外信息的迭代算法,研究了Chase的譯碼算法;最后通過軟件仿真實現(xiàn)了該迭代譯碼算法,得到的結(jié)果達(dá)到了通信接收的要求。 本文還初步的闡述了Turbo乘積碼硬件實現(xiàn)系統(tǒng)的設(shè)計方案。據(jù)實際工作中碰到的非標(biāo)準(zhǔn)信號,給出了整體模塊設(shè)計圖,及相應(yīng)模塊的功能和模塊問連接的各種參數(shù)。并實現(xiàn)了模態(tài)下的同步搜索和去除相位模糊功能。最后根據(jù)研究中碰到的各種問題,提出了下一步工作建議和研究方向。
上傳時間: 2013-07-02
上傳用戶:ndyyliu
機械手是自動裝配生產(chǎn)線上必不可少的設(shè)備,它可以模擬人手臂的部分動作,按預(yù)定的程序、軌跡和要求,實現(xiàn)抓取、搬運和裝配等工作。在減輕人的勞動強度、提高裝配質(zhì)量和提高裝配效率等方面,起到了積極的作用。本文基于ARM和FPGA嵌入式系統(tǒng),開展了機械手控制系統(tǒng)的研發(fā)工作,實現(xiàn)了機械手的自動控制。 嵌入式ARM處理器,具有運行速度快、功耗低、程序設(shè)計靈活、外圍硬件資源豐富等優(yōu)點,但其普通輸入輸出口的高低電平變化周期最快只能到1微妙左右,不適合高速輸入輸出;FPGA芯片高速輸入輸出數(shù)據(jù),時間可縮短至幾十納秒。通過ARM處理器和FPGA技術(shù)的有機結(jié)合,發(fā)揮各自的優(yōu)勢,使系統(tǒng)具有程序設(shè)計靈活、以太網(wǎng)通信、大容量存儲、高速數(shù)據(jù)輸山、低成本等特點,滿足高速機械手自動控制的要求。 本文分析了ARM和FPGA系統(tǒng),以及機械手控制系統(tǒng)的功能要求;設(shè)計硬件模塊、接口電路;闡述了系統(tǒng)軟件的設(shè)計過程,包括啟動代碼U—BOOT、操作系統(tǒng)μCLinux的移植;并介紹了如何利用便件描述語言VHDL來實現(xiàn)機械手邏輯控制。
標(biāo)簽: FPGA ARM 機械手 自動控制系統(tǒng)
上傳時間: 2013-04-24
上傳用戶:luyanping
工程師必讀攻略數(shù)模混合設(shè)計,將進一步提高工程設(shè)計人員的數(shù)模混合設(shè)計的水平
標(biāo)簽: 電子電路 模擬電子電路 數(shù)模混合 硬件工程師
上傳時間: 2013-04-24
上傳用戶:小草123
用于點陣取模,不管是8*8,還是16*16,讓你得心應(yīng)手
上傳時間: 2013-04-24
上傳用戶:huangping588
進入20世紀(jì)90年代后,隨著全球信息化、智能化、網(wǎng)絡(luò)化的發(fā)展,嵌入式系統(tǒng)技術(shù)獲得了前所未有的發(fā)展空間。 嵌入式系統(tǒng)的最大特點之_是其所具有的目的性或針對性,即每一套嵌入式系統(tǒng)的開發(fā)設(shè)計都有其特殊的應(yīng)用場合與特定功能,這也是嵌入式系統(tǒng)與通剛的計算機系統(tǒng)最主要的區(qū)別。由于嵌入式系統(tǒng)是為特定的目的而設(shè)計的,且常常受到體積、成本、功能、處理能力等各種條件的限制。因此,如果可以最大限度地提高應(yīng)用系統(tǒng)硬件上和軟件上的靈活性,就可以用最低的成本,最少的時間,快速的完成功能的轉(zhuǎn)換。 本課題的目的在于提出并設(shè)計一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴展功能嵌入式系統(tǒng)平臺,并完成了系統(tǒng)的硬件設(shè)計和PCI(Peripheral Component Interconnect)橋的固件設(shè)計。設(shè)計過程中采用美國ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開發(fā)了系統(tǒng)的硬件部分。在整個硬件開發(fā)環(huán)節(jié)中,充分采用高速PCB(Printed Circuit Board)的設(shè)計原則,并進行全面的電路仿真試驗,保證了硬件系統(tǒng)的高度可靠性。本系統(tǒng)承襲了ARM7系列處理器高性能、低功耗、低成本的優(yōu)點,并充分考慮到用戶的需要,擴展了多種常用的外部設(shè)備接口以及藍(lán)牙無線接口等,為將米各種可能的應(yīng)用提供了完善的硬件基礎(chǔ)。概括總結(jié)起來本文具體工作如下: 1.完全自主設(shè)計了具有高擴展性的基于LPC2292嵌入式處理器的嵌入式系統(tǒng)應(yīng)用開發(fā)平臺。基于該硬件平臺,可以實現(xiàn)許多基于ARM架構(gòu)處理器的嵌入式應(yīng)剛而無需對硬什系統(tǒng)作出大的改變,如多協(xié)議轉(zhuǎn)換器、CAN(Control Area Network)總線網(wǎng)關(guān)、以太網(wǎng)關(guān)、各種工業(yè)控制應(yīng)用等。并在具體的設(shè)計實踐中,總結(jié)出了嵌入式系統(tǒng)硬件平臺的設(shè)計原則及設(shè)計方法。 2.完成了基于CPLD的PCI橋接芯片的同什設(shè)計,在ARM硬件平臺上成功擴展了PCI設(shè)備,成功解決了ARM處理器和PCI從設(shè)備之間通訊的問題。 3.完成了對所開發(fā)的嵌入式系統(tǒng)硬件平臺的測試工作,完成了基于AT89C51的PCI測試卡軟硬件設(shè)計。基于此測試卡,可以實現(xiàn)對系統(tǒng)中的PCI通訊功能進行有效測試,以保證整個硬件系統(tǒng)正常、高效、穩(wěn)定地運行。本系統(tǒng)的設(shè)計完成,使其可以作為嵌入式應(yīng)用的二次開發(fā)或?qū)嶒炂脚_,用于工業(yè)產(chǎn)品開發(fā)及高校相關(guān)專業(yè)的實踐教學(xué)。
標(biāo)簽: CPLD ARM 擴展 嵌入式系統(tǒng)設(shè)計
上傳時間: 2013-05-22
上傳用戶:sztfjm
大圓機是一種涉及到計算機、機械、電子、控制等諸多領(lǐng)域,比較復(fù)雜的典型機電一體化產(chǎn)品。近幾年來,伴隨著我國針織行業(yè)的快速發(fā)展,大圓機的需求日益加大,傳統(tǒng)的基于MCU面板控制和采用薄膜按鍵方式的大圓機控制系統(tǒng)已經(jīng)無法滿足需求。隨著微處理器技術(shù)的發(fā)展,嵌入式技術(shù)以其高集成度和高穩(wěn)定性、高性價比在工控領(lǐng)域有著廣闊的應(yīng)用前景。 近幾年,隨著嵌入式技術(shù)的發(fā)展,對人機界面的要求越來越高,友好的圖形人機界面為嵌入式系統(tǒng)的人機交互提供了豐富的圖形圖像信息。uC/GUI是一款不僅可以實現(xiàn)快速開發(fā),而且能夠提供低功耗型GUI支持的嵌入式GUI軟件。用戶可以使用它方便地定制出自己的圖形用戶界面,完成各種應(yīng)用程序的開發(fā)。因此已經(jīng)被越來越多的領(lǐng)域所采用。 本文在對大圓機系統(tǒng)的功能和控制要求進行分析的基礎(chǔ)上,提出了一個以ARM微處理器和CPLD器件為中心構(gòu)建硬件平臺、基于uC/OS-Ⅱ和uC/GUI的嵌入式大圓機控制系統(tǒng)解決方案。 此方案中的硬件平臺由主CPU核心應(yīng)用系統(tǒng)電路、人機交互接口電路、協(xié)處理器CPLD模塊電路等部分組成。主CPU采用Samsung公司的基于ARM7內(nèi)核的S3C44BOX處理器,人機交互接口電路采用觸摸屏和LCD液晶顯示器,為了解決閉環(huán)控制的問題,采用了CPLD作為協(xié)處理器,進行外圍擴展構(gòu)成控制電路,軟件部分包括uC/OS-Ⅱ、Boot Loader、設(shè)備驅(qū)動程序、人機界面和主控制應(yīng)用程序等。其中Boot Loader支持系統(tǒng)啟動,程序下載到RAM執(zhí)行和燒寫到Flash存儲器等功能,而人機界面和主控制應(yīng)用程序則基于設(shè)備驅(qū)動程序?qū)崿F(xiàn)了對于大圓機系統(tǒng)的控制。 與傳統(tǒng)的基于MCU或工控機的大圓機控制系統(tǒng)相比,基于此設(shè)計方案實現(xiàn)的控制系統(tǒng)具有低成本、高集成度和高性能等特點,具有較大的實用價值和廣闊的應(yīng)用前景。
標(biāo)簽: CPLD ARM 控制系統(tǒng)
上傳時間: 2013-07-13
上傳用戶:皇族傳媒
常模信號是一類非常重要的信號,而專門應(yīng)用于常模信號的常模算法[1]具有復(fù)雜度較低、實現(xiàn)起來比較簡單、對陣列模型的偏差不敏感等顯著的優(yōu)點。因此,常模算法引起了眾多學(xué)者的廣泛關(guān)注。近年來,常模算法在多用戶檢測領(lǐng)域[2]的研究越來越受到諸多學(xué)者的關(guān)注。不僅如此,常模算法在其他領(lǐng)域也是備受矚目,如常模算法在盲均衡以及波束形成等領(lǐng)域的應(yīng)用也是目前研究的熱點。除此之外,常模算法已經(jīng)不僅僅局限在應(yīng)用于常模信號,也可應(yīng)用于多模信號[3]等。 本文對常模算法在多用戶檢測領(lǐng)域的應(yīng)用以及FPGA[4]實現(xiàn)作了較多的研究工作,共分六章進行闡述。第一章為緒論,介紹了論文相關(guān)背景和本文的結(jié)構(gòu);第二章首先對常模算法作了理論分析,并改進了傳統(tǒng)的2-2型常模算法,我們稱之為M2-2CMA,它在誤碼率性能上有一些改善;之后在MATLAB平臺上搭建了仿真平臺,分析了常模算法在多用戶檢測中的應(yīng)用;第三章研究了相關(guān)文獻,簡單介紹了FPGA概念及其設(shè)計流程和設(shè)計方法,并對VerilogHDL以及Quartus軟件做了簡要介紹;第四章則詳細(xì)介紹了常模算法的FPGA實現(xiàn),用一種基于統(tǒng)計數(shù)據(jù)的方法確定了數(shù)據(jù)位長及精度,提出了其實現(xiàn)的系統(tǒng)框圖,并詳細(xì)闡述了各主要模塊的設(shè)計與實現(xiàn),同時給出了最后的報告文件以及最高數(shù)據(jù)處理速度;第五章則在MATLAB平臺和QuartuslI的基礎(chǔ)上搭建了一個仿真平臺,借助于平臺分析了2-2型常模算法移植到FPGA平臺后的性能,對不同的精度對系統(tǒng)性能的影響做了討論,也統(tǒng)計了不同信噪比、多址干擾下的誤碼率性能。最后一章是對全文的總結(jié)和對未來的展望。
上傳時間: 2013-06-23
上傳用戶:hzy5825468
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1