DPS2812的開(kāi)發(fā)程序,內(nèi)有多個(gè)測(cè)試的程序可以讓你明白板子基本的運(yùn)作
上傳時(shí)間： 2016-04-10
上傳用戶(hù)：330402686
(Channel Estimation in OFDM Systems)正交分頻多工系統(tǒng)中的各種通道估測(cè)技術(shù)
標(biāo)簽： Estimation Channel Systems OFDM
上傳時(shí)間： 2016-01-22
上傳用戶(hù)：nanfeicui
此程式利用ftp與http協(xié)定提供多線(xiàn)程下載及斷點(diǎn)續(xù)傳功能
上傳時(shí)間： 2013-12-25
上傳用戶(hù)：杜瑩12345
提供點(diǎn)對(duì)點(diǎn)文件傳輸功能(可同時(shí)傳送多個(gè)檔案)，可作資料分享用
標(biāo)簽：
上傳時(shí)間： 2014-01-22
上傳用戶(hù)：stewart·
實(shí)現(xiàn)一套網(wǎng)路TCP/IP的嵌入式系統(tǒng)測(cè)試程式...希望可以在多平臺(tái)下運(yùn)行
上傳時(shí)間： 2016-09-23
上傳用戶(hù)：xsnjzljj
低成本m48+熱敏電阻做的多路溫度顯示及音樂(lè)警報(bào)裝置!
上傳時(shí)間： 2014-01-12
上傳用戶(hù)：清風(fēng)冷雨
低成本m48+熱敏電阻做的多路溫度顯示及音樂(lè)警報(bào)裝置!
上傳時(shí)間： 2016-10-18
上傳用戶(hù)：frank1234
端點(diǎn)偵測(cè)技術(shù)在強(qiáng)健語(yǔ)音參 數 擷取之研究 端點(diǎn)偵測(cè)技術(shù)在強(qiáng)健語(yǔ)音參 數 擷取之研究
上傳時(shí)間： 2017-02-06
上傳用戶(hù)：ztj182002
我做的畢業(yè)設(shè)計(jì),用AT89S51 控制LCD1602作為顯示. DS1302時(shí)鐘芯片顯示時(shí)間,DS18B20測(cè)量溫度,還有4X4的鍵盤(pán)驅(qū)動(dòng).實(shí)現(xiàn)了一個(gè)計(jì)算功能.可以用PROTUES 仿真軟件仿真,當(dāng)時(shí)我還做出實(shí)物來(lái)了.
標(biāo)簽： PROTUES 1602 1302 DS
上傳時(shí)間： 2013-11-29
上傳用戶(hù)：拔絲土豆
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線(xiàn)路；多層板之上、下兩層線(xiàn)路及內(nèi)層走線(xiàn)皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線(xiàn)13. Grid : 佈線(xiàn)時(shí)的走線(xiàn)格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠(chǎng)ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠(chǎng)商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶(hù)：pei5
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
