JPEG2000是新一代圖像壓縮標(biāo)準(zhǔn),JPEG2000與傳統(tǒng)JPEG最大的不同,在于它放棄了JPEG所采用的以離散余弦變換(Discrete Cosine Transform)為主的區(qū)塊編碼方式,而采用以小波轉(zhuǎn)換(Wavelet Transform)為主的多解析編碼方式.離散小波變換算法是現(xiàn)代譜分析工具,在圖像處理與圖像分析領(lǐng)域正得到越來(lái)越廣泛的應(yīng)用.由于JPEG2000標(biāo)準(zhǔn)具有復(fù)雜的算法,全部用軟件來(lái)實(shí)現(xiàn)將會(huì)占用很大的處理器時(shí)間開(kāi)銷和內(nèi)存開(kāi)銷,尤其對(duì)于實(shí)時(shí)圖像傳輸和處理系統(tǒng),因而用硬件電路來(lái)實(shí)現(xiàn)JPEG2000標(biāo)準(zhǔn)的部分或全部,就具有重要的意義,本課題的目的就是用硬件電路來(lái)實(shí)現(xiàn)JPEG2000標(biāo)準(zhǔn)中的離散小波變換部分,論文研究的主要工作就是設(shè)計(jì)了一個(gè)符合JPEG2000標(biāo)準(zhǔn)的、高性能的多級(jí)二維離散小波變換的硬件電路.論文研究的內(nèi)容主要分為兩部分,第一部分首先分析了JPEG2000標(biāo)準(zhǔn)和離散小波變換的原理,重點(diǎn)研究了離散小波變換的快速算法,包括第一代小波變換所采用的卷積算法和第二代小波變換所采用的提升算法,然后具體分析了離散小波變換在JPEG2000中的具體實(shí)現(xiàn).論文第二部分對(duì)兩種離散小波變換快速算法的硬件實(shí)現(xiàn)進(jìn)行了比較,并選擇卷積濾波算法作為硬件實(shí)現(xiàn)的對(duì)象,并采用Daubechies9/7小波基.然后具體設(shè)計(jì)了離散小波變換的各個(gè)模塊,所有的模塊都是有硬件描述語(yǔ)言(Verilog HDL)來(lái)實(shí)現(xiàn),經(jīng)過(guò)仿真和邏輯綜合,在一塊自行設(shè)計(jì)的FPGA開(kāi)發(fā)板上進(jìn)行了驗(yàn)證.仿真和驗(yàn)證的結(jié)果表明了該小波變換的硬件電路符合JPEG2000標(biāo)準(zhǔn),具有較高的速度和信噪比.
上傳時(shí)間： 2013-04-24
上傳用戶：h886166
本文首先在介紹多用戶檢測(cè)技術(shù)的原理以及系統(tǒng)模型的基礎(chǔ)上，對(duì)比分析了幾種多用戶檢測(cè)算法的性能，給出了算法選擇的依據(jù)。為了同時(shí)克服多址干擾和多徑干擾，給出了融合多用戶檢測(cè)與分集合并技術(shù)的接收機(jī)結(jié)構(gòu)。 接著，針對(duì)WCDMA反向鏈路信道結(jié)構(gòu)，介紹了擴(kuò)頻使用的OVSF碼和擾碼，分析了擾碼的延時(shí)自相關(guān)特性和互相關(guān)特性，指出了存在多址干擾和多徑干擾的根源。在此基礎(chǔ)上，給出了解相關(guān)檢測(cè)器的數(shù)學(xué)公式推導(dǎo)和結(jié)構(gòu)框圖，并仿真研究了用戶數(shù)、擴(kuò)頻比、信道估計(jì)精度等參數(shù)對(duì)系統(tǒng)性能的影響。 常規(guī)的干擾抵消是基于chip級(jí)上的抵消，需要對(duì)用戶信號(hào)重構(gòu)，因此具有較高的復(fù)雜度。在解相關(guān)檢測(cè)器的基礎(chǔ)上，衍生出符號(hào)級(jí)上的干擾抵消。通過(guò)仿真，給出了算法中涉及的干擾抑制控制權(quán)值、干擾抵消級(jí)數(shù)等參數(shù)的最佳取值，并進(jìn)行了算法性能比較。仿真結(jié)果驗(yàn)證了該算法的有效性。 最后，介紹了WCDMA系統(tǒng)移動(dòng)臺(tái)解復(fù)用技術(shù)的硬件實(shí)現(xiàn)，在FPGA平臺(tái)上分別實(shí)現(xiàn)了與基站和安捷倫8960儀表的互聯(lián)互通。
標(biāo)簽： WCDMA FPGA 多用戶檢測(cè) 下行鏈路
上傳時(shí)間： 2013-07-29
上傳用戶：jiangxin1234
這個(gè)是串口通訊工具，無(wú)論windows編程，還是嵌入式的上位機(jī)和下位機(jī)通訊，調(diào)試時(shí)使用它都很方便-This is a serial communications tools
上傳時(shí)間： 2013-04-24
上傳用戶：eddy77
隨著電信數(shù)據(jù)傳輸對(duì)速率和帶寬的要求變得越來(lái)越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長(zhǎng),無(wú)法滿足特定客戶對(duì)高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個(gè)單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個(gè)或者多個(gè)低速數(shù)據(jù)鏈路上進(jìn)行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計(jì)方案,使用四個(gè)E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對(duì)延遲64ms,通過(guò)鏈路容量調(diào)整機(jī)制,可以動(dòng)態(tài)添加或刪除某條E1鏈路,實(shí)現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實(shí)現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實(shí)現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時(shí)隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進(jìn)行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實(shí)現(xiàn)多路數(shù)據(jù)的對(duì)齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個(gè)數(shù)字電路采用Verilog硬件描述語(yǔ)言設(shè)計(jì),通過(guò)前仿真和后仿真的驗(yàn)證.以30萬(wàn)門的FPGA器件作為硬件實(shí)現(xiàn),經(jīng)過(guò)綜合和布線,特別是寫約束和增量布線手動(dòng)調(diào)整電路的布局,降低關(guān)鍵路徑延時(shí),最終滿足設(shè)計(jì)要求.
標(biāo)簽： FPGA 多路 傳輸 片的設(shè)計(jì)
上傳時(shí)間： 2013-07-16
上傳用戶：asdkin
隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強(qiáng)大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長(zhǎng)，近來(lái)推出的FPGA都針對(duì)數(shù)字信號(hào)處理的特點(diǎn)做了特定設(shè)計(jì)，集成了存儲(chǔ)器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過(guò)使用各個(gè)公司提供的FPGA開(kāi)發(fā)軟件使用硬件描述語(yǔ)言，可以實(shí)現(xiàn)特定的信號(hào)處理算法，如FFT、FIR等算法，為電子設(shè)計(jì)工程師提供了新的選擇。實(shí)時(shí)圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來(lái)完成整個(gè)復(fù)雜的圖像處理算法。將圖像處理算法進(jìn)行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長(zhǎng)處，對(duì)于算法實(shí)現(xiàn)簡(jiǎn)單、運(yùn)算量大、實(shí)時(shí)性高的這類處理過(guò)程由大容量高性能的FPGA實(shí)現(xiàn)，DSP則用來(lái)處理經(jīng)過(guò)預(yù)處理后的圖像數(shù)據(jù)，來(lái)運(yùn)行算法結(jié)構(gòu)復(fù)雜，乘加運(yùn)算多的算法。整個(gè)系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個(gè)部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計(jì)了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計(jì)圖。并對(duì)電路板進(jìn)行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計(jì)，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實(shí)驗(yàn)與經(jīng)濟(jì)效果。（3）充分利用FPGA的設(shè)計(jì)開(kāi)發(fā)軟件與工具，完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實(shí)現(xiàn)，并給出了詳細(xì)的實(shí)現(xiàn)過(guò)程。將算法下載到FPGA芯片，經(jīng)過(guò)試驗(yàn)調(diào)試，達(dá)到要求。（4）研究了PCI接口通訊的實(shí)現(xiàn)方式，選用PCI9054芯片實(shí)現(xiàn)通訊，完成PCI接口電路設(shè)計(jì)，經(jīng)過(guò)調(diào)試，實(shí)現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊蟆＃?）學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲(chǔ)器的擴(kuò)展、時(shí)鐘信號(hào)發(fā)生以及電源模塊等外圍電路的設(shè)計(jì)。
標(biāo)簽： FPGA DSP 紅外 圖像預(yù)處理
上傳時(shí)間： 2013-07-22
上傳用戶：Divine
隨著現(xiàn)代雷達(dá)技術(shù)的不斷發(fā)展,電子偵察設(shè)備面臨電磁環(huán)境日益復(fù)雜多變,發(fā)展寬帶化、數(shù)字化、多功能、軟件化的電子偵察設(shè)備已是一項(xiàng)重要的任務(wù).然而,目前的寬帶A/D與后續(xù)DSP之間的工作速率總有一到兩個(gè)數(shù)量級(jí)的差別,二者之間的瓶頸成為電子偵察系統(tǒng)數(shù)字化的最大障礙.通信領(lǐng)域軟件無(wú)線電的成功應(yīng)用為電子偵察系統(tǒng)的發(fā)展提供了一種理想模式.另一方面,微電子技術(shù)的快速發(fā)展,以及FPGA的廣泛應(yīng)用,在很大程度上影響了數(shù)字電路的設(shè)計(jì)與開(kāi)發(fā).這也為解決高速A/D與DSP處理能力之間的矛盾提供了一種有效的解決方法.為了解決寬帶A/D與后續(xù)DSP之間的瓶頸問(wèn)題,本文給出了一種基于多相濾波的寬帶數(shù)字下變頻結(jié)構(gòu),并從軟件無(wú)線電原理出發(fā),從理論推導(dǎo)和計(jì)算機(jī)仿真兩方面對(duì)該結(jié)構(gòu)進(jìn)行了驗(yàn)證,并進(jìn)一步給出該結(jié)構(gòu)改進(jìn)方案以及改進(jìn)的多相濾波數(shù)字下變頻結(jié)構(gòu)的硬件實(shí)現(xiàn)方法.本文將多相濾波下變頻的并行結(jié)構(gòu)應(yīng)用到數(shù)字下變頻電路中,并在后繼的混頻模塊中也采用并行混頻的方式來(lái)實(shí)現(xiàn),不僅在一定程度上解決了二者之間的瓶頸問(wèn)題,同時(shí)也大大提高了實(shí)時(shí)處理速度.經(jīng)過(guò)多相濾波下變頻處理后的數(shù)據(jù),在速率和數(shù)據(jù)量上都有大幅減少,達(dá)到了現(xiàn)有通用DSP器件處理能力的要求.另外,本人還用FPGA設(shè)計(jì)了實(shí)驗(yàn)電路,利用微機(jī)串口,與實(shí)驗(yàn)?zāi)繕?biāo)板進(jìn)行控制和數(shù)據(jù)交換.利用FPGA的在線編程特性,可以方便靈活的對(duì)各種實(shí)現(xiàn)方法加以驗(yàn)證和比較.
上傳時(shí)間： 2013-04-24
上傳用戶：moerwang
隨著現(xiàn)代控制理論在機(jī)電技術(shù)領(lǐng)域的不斷發(fā)展，多電動(dòng)機(jī)協(xié)調(diào)控制技術(shù)在機(jī)電控制系統(tǒng)中得到廣泛的應(yīng)用，給嵌入式系統(tǒng)的數(shù)控應(yīng)用提供了巨大機(jī)遇。傳統(tǒng)的伺服運(yùn)動(dòng)控制很難在處理大數(shù)據(jù)量、復(fù)雜算法時(shí)保證系統(tǒng)的靈活性和實(shí)時(shí)性。嵌入式系統(tǒng)是近年來(lái)發(fā)展起來(lái)的以應(yīng)用為中心并且軟硬件可裁剪的實(shí)時(shí)系統(tǒng)，它的特點(diǎn)是高度自動(dòng)化，響應(yīng)速度快等，非常適合于要求實(shí)時(shí)的和多任務(wù)的場(chǎng)合。 本文以嵌入式數(shù)控系統(tǒng)為項(xiàng)目背景，研究設(shè)計(jì)了一種基于ARM和FPGA的嵌入式數(shù)控系統(tǒng)的方案。設(shè)計(jì)中，通過(guò)QuartusⅡ、ModelSim和Protel 99等電子設(shè)計(jì)自動(dòng)化開(kāi)發(fā)工具完成了一個(gè)高性能嵌入式軟硬件系統(tǒng)的設(shè)計(jì)及仿真驗(yàn)證；采用了實(shí)用小巧的嵌入式實(shí)時(shí)操作系統(tǒng)μC／OS-Ⅱ，為應(yīng)用系統(tǒng)的實(shí)時(shí)性提供了保證。該嵌入式數(shù)控系統(tǒng)滿足了用戶對(duì)應(yīng)用系統(tǒng)實(shí)時(shí)性和快速處理的要求，具有較廣泛的應(yīng)用前景。 通過(guò)本課題實(shí)踐表明，基于ARM和FPGA構(gòu)建嵌入式數(shù)控系統(tǒng)的應(yīng)用方案完全可行、合理，同傳統(tǒng)的人機(jī)交互系統(tǒng)設(shè)計(jì)相比，能大量地減輕研發(fā)任務(wù)，提高研發(fā)速度，能夠在短時(shí)間內(nèi)得到控制性能優(yōu)秀的數(shù)控系統(tǒng)。而μC／OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)的加入，使得系統(tǒng)很好地進(jìn)行多任務(wù)處理，并保證了系統(tǒng)的實(shí)時(shí)性。
標(biāo)簽： FPGA ARM 嵌入式 數(shù)控
上傳時(shí)間： 2013-07-22
上傳用戶：huangzchytems
該文就多媒體信息的主體之一-圖像信號(hào)的壓縮和解壓進(jìn)行了分析,并結(jié)合實(shí)際課題所設(shè)計(jì)的數(shù)字圖像監(jiān)控系統(tǒng)對(duì)其中的圖像解碼過(guò)程進(jìn)行了軟硬件的實(shí)現(xiàn).首先我們?cè)贏NALOG DEVICE公司的ADSP-2189上進(jìn)行了解碼系統(tǒng)的驗(yàn)證,就解碼輸出的質(zhì)量進(jìn)行了主觀評(píng)價(jià).通過(guò)軟件仿真,我們還進(jìn)一步得到了解碼過(guò)程中,哪些指令占用較多的指令執(zhí)行時(shí)間,哪些指令會(huì)成為硬件實(shí)現(xiàn)時(shí)的瓶頸.它為我們的FPGA優(yōu)化設(shè)計(jì)提供了理論上的依據(jù).綜合考慮設(shè)計(jì)方案的復(fù)雜程度、系統(tǒng)規(guī)模、系統(tǒng)時(shí)延、器件成本等各項(xiàng)因素,通過(guò)對(duì)各種FPGA器件性能與開(kāi)發(fā)工具的選擇比較,決定選用Altera公司的FLEX10K器件來(lái)做最終的硬件實(shí)現(xiàn).它不僅為圖像解碼系統(tǒng)的ASIC實(shí)現(xiàn)做了一定的理論分析和技術(shù)準(zhǔn)備,也為FPGA技術(shù)在數(shù)字信號(hào)處理領(lǐng)域的應(yīng)用開(kāi)辟了新的研究方向.在硬件設(shè)計(jì)過(guò)程中,根據(jù)FPGA技術(shù)的優(yōu)點(diǎn),采用"自上而下"和"自下而上"相結(jié)合的設(shè)計(jì)方法,將整個(gè)系統(tǒng)進(jìn)行功能模塊分割并分別實(shí)現(xiàn).所有處理模塊均采用VERILIG語(yǔ)言編寫,對(duì)其中的主要模塊都進(jìn)行了優(yōu)化設(shè)計(jì).通過(guò)這些優(yōu)化不僅提高了解壓性能,還減少了處理時(shí)間和所占用的硬件空間.最后通過(guò)仿真表明了所實(shí)現(xiàn)的圖像解碼系統(tǒng)具有良好的性能,具有一定的使用價(jià)值.
標(biāo)簽： FPGA 數(shù)字圖像 監(jiān)控系統(tǒng) 片的設(shè)計(jì)
上傳時(shí)間： 2013-06-26
上傳用戶：再見(jiàn)大盤雞
本論文主要對(duì)無(wú)線擴(kuò)頻集成電路設(shè)計(jì)中的信道編解碼算法進(jìn)行研究并對(duì)其FPGA實(shí)現(xiàn)思路和方法進(jìn)行相關(guān)研究。 近年來(lái)無(wú)線局域網(wǎng)IEEE802.11b標(biāo)準(zhǔn)建議物理層采用無(wú)線擴(kuò)頻技術(shù)，所以開(kāi)發(fā)一套擴(kuò)頻通信芯片具有重大的現(xiàn)實(shí)意義。無(wú)線擴(kuò)頻通信系統(tǒng)與常規(guī)通信相比，具有很強(qiáng)的抗干擾能力，并具有信息蔭蔽、多址保密通信等特點(diǎn)。無(wú)線信道的特性較復(fù)雜，因此在無(wú)線擴(kuò)頻集成電路設(shè)計(jì)中，加入信道編碼是提高芯片穩(wěn)定性的重要方法。 在了解擴(kuò)頻通信基本原理的基礎(chǔ)上，本文提出了“串聯(lián)級(jí)聯(lián)碼+兩次交織”的信道編碼方案。串聯(lián)的級(jí)聯(lián)碼由外碼——(15，9，4)里德-所羅門(Reed-Solomon)碼，和內(nèi)碼-(2，1，3)卷積碼構(gòu)成，交織則采用交織深度為4的塊交織。重點(diǎn)對(duì)RS碼的時(shí)域迭代譯碼算法和卷積碼的維特比譯碼算法進(jìn)行了詳細(xì)的討論，并完成信道編譯碼方案的性能仿真及用FPGA實(shí)現(xiàn)的方法。 計(jì)算機(jī)仿真的結(jié)果表明，采用此信道編碼方案可以較好的改善現(xiàn)有仿真系統(tǒng)的誤符號(hào)率。 本論文的內(nèi)容安排如下：第一章介紹了無(wú)線擴(kuò)頻通信技術(shù)的發(fā)展?fàn)顟B(tài)以及國(guó)內(nèi)外開(kāi)發(fā)擴(kuò)頻通信芯片的現(xiàn)狀，并給出了本論文的研究?jī)?nèi)容和安排。第二章主要介紹了擴(kuò)頻通信的基本原理，主要包括擴(kuò)頻通信的定義、理論基礎(chǔ)和分類，直接序列擴(kuò)頻通信方式的數(shù)學(xué)模型。第三章介紹了基本的信道編碼原理，信道編碼的分類和各自的特點(diǎn)。第四章給出了本課題選擇的信道編碼方案——“串聯(lián)級(jí)聯(lián)碼+兩次交織”，詳細(xì)討論了方案中里德-所羅門(Reed-Solomon)碼和卷積碼的基本原理、編碼算法和譯碼算法。最后給出編碼方案的實(shí)際參數(shù)。第五章對(duì)第四章提出的編碼方案進(jìn)行了性能仿真。第六章結(jié)合項(xiàng)目實(shí)際，討論了FPGA開(kāi)發(fā)基帶擴(kuò)頻通信系統(tǒng)的設(shè)計(jì)思路和方法。首先對(duì)FPGA開(kāi)發(fā)流程以及實(shí)際開(kāi)發(fā)的工具進(jìn)行了簡(jiǎn)要的介紹，然后給出了擴(kuò)頻通信系統(tǒng)的總體設(shè)計(jì)。對(duì)發(fā)射和接收子系統(tǒng)中信道編碼、解碼等相關(guān)功能模塊的實(shí)現(xiàn)原理和方法進(jìn)行分析。第七章對(duì)論文的工作進(jìn)行總結(jié)。
標(biāo)簽： FPGA 無(wú)線擴(kuò)頻 信道編解 技術(shù)研究
上傳時(shí)間： 2013-07-18
上傳用戶：hbsunhui
由于集成電路產(chǎn)業(yè)在中國(guó)的飛速發(fā)展,FPGA設(shè)計(jì)技術(shù),作為一種靈活性很強(qiáng)的芯片設(shè)計(jì)技術(shù),在國(guó)內(nèi)得到廣泛的應(yīng)用.由于芯片的可升級(jí)性和開(kāi)發(fā)自主知識(shí)產(chǎn)權(quán)芯片的必要性,在北京郵電大學(xué)寬帶通信網(wǎng)絡(luò)實(shí)驗(yàn)室開(kāi)發(fā)的三層以太網(wǎng)交換機(jī)項(xiàng)目中,以太網(wǎng)口和ATM口之間的數(shù)據(jù)通道的實(shí)現(xiàn)上采用了FPGA設(shè)計(jì)方法.該文主要集中在ATM口之間的數(shù)據(jù)通道的HEC頭校驗(yàn)的FPGA實(shí)現(xiàn).并完成了硬件設(shè)計(jì)、配置、硬件測(cè)試聯(lián)調(diào)工作以及論文撰寫工作.硬件的設(shè)計(jì)和開(kāi)發(fā)基于Protel99和Tornado/VxWorks,軟件的設(shè)計(jì)和開(kāi)發(fā)采用了標(biāo)準(zhǔn)的VHDL語(yǔ)言,開(kāi)發(fā)環(huán)境是WINDOWS,開(kāi)發(fā)工具是Xilinx公司的iSE4.1i集成開(kāi)發(fā)環(huán)境.隨著網(wǎng)絡(luò)設(shè)備的發(fā)展,位于網(wǎng)絡(luò)邊緣的設(shè)備將會(huì)變得更加靈巧,更加迎合網(wǎng)絡(luò)發(fā)展的需要,在網(wǎng)絡(luò)設(shè)備上越來(lái)越多地引入了網(wǎng)絡(luò)處理器.我們實(shí)驗(yàn)室和Intel建立了聯(lián)合實(shí)驗(yàn)室,在此基礎(chǔ)上,我們要把網(wǎng)絡(luò)處理器評(píng)估板硬件上,運(yùn)行軟件,使其成為路由器,首先要加載的就是網(wǎng)絡(luò)路由協(xié)議.由于Linux的開(kāi)放源代碼,所以我們決定采用Linux做嵌入式系統(tǒng),在上面運(yùn)行zebra的路由協(xié)議.Zebra是linux上面的開(kāi)放源代碼的路由軟件.
標(biāo)簽： FPGA 協(xié)議 網(wǎng)絡(luò)處理器
上傳時(shí)間： 2013-07-08
上傳用戶：yhm_all
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
