擴頻通信具有較強的抗干擾、抗偵查和抗衰落能力,可以實現碼分多址,目前廣泛應用于通信抗干擾、衛星通信、導航、保密通信、測距和定位等各個方面。另外,隨著集成電路技術的飛速發展,數字接收機和軟件無線電也已經是現代通信研究的一個熱點。 本文正是順應這種發展趨勢,在某工程項目的通信分系統中建立CDMA直接序列擴頻通信系統。 本文作者承擔了多點無線擴頻通信系統的研究,建立了一個完整的仿真系統。提出了適合于本系統的實現算法,同時還建立了基于軟件無線電平臺的系統的全FPGA設計和實現,包括各個模塊的測試和整個系統的聯合測試。 文章的主要內容如下： 1.簡述了擴頻通信及軟件無線電的發展及現狀。 2. 對直擴系統的基本原理和系統中采用的相關關鍵技術進行了闡述。相關關鍵技術包括擴頻碼的研究和選取,擴頻碼同步的研究,包括捕獲算法和跟蹤算法的研究,以及自適應門限的研究。 3.詳細討論了該多點無線通信系統的設計與實現,提出了適合于本系統的算法。首先闡述了系統的總體設計方案和設計參數,接著分為物理層和鏈路層詳細闡述了各個模塊的設計與仿真,包括matlab仿真和modelsim仿真,文中給出了大量的仿真結果圖。仿真結果證明算法的正確性,仿真性能也能滿足系統設計的要求。 4.介紹了該多點無線通信系統的硬件平臺與系統調試。首先介紹了系統的硬件平臺和硬件框圖,介紹了系統的相關器件及其配置,接著介紹了FPGA的開發流程、開發工具、設計原則及遇到的相關問題,最后介紹了系統的設計驗證與性能分析,給出了系統的調試方案和調試結果。 本文所討論的多點無線通信系統已經在某工程項目的通信分系統中實現。目前工作正常,性能良好,具有通用性、可移植性,有重要的理論及實用價值。
上傳時間： 2013-04-24
上傳用戶：wzr0701
隨著社會的進步及移動用戶的迅猛增長，第三代移動通信越來越受到各界的重視。多用戶檢測技術是第三代移動通信中重要的技術之一；常規CDMA接收機采用匹配濾波器的結構，但是這種結構的接收機并沒有考慮到信道中多址干擾的存在，使彼此間影響減少來提高系統容量；而功控的方法也沒有從接收信號中真正去除多址干擾，只能緩解這種矛盾，不能從根本上解決問題。要想真正消除干擾，大幅度提高系統容量，必須通過多址對消和多用戶檢測技術。 本文首先介紹了CDMA的基本原理和多用戶檢測的基本原理。然后重點介紹和分析各種多用戶檢測的原理，然后依據多用戶檢測的四個技術指標對各種多用戶檢測的方法進行比較，從中選擇實現簡單，性能優越的解相關檢測器來作為實現的標的算法。 然后，本文重點研究分析解相關檢測器的原理，給出了實現解相關檢測器的系統設計的流程，其中包括硬件電路的搭建和軟件實現的方法。硬件電路是基于DSP(TI公司的TMS320C5402)和FPGA(Altera公司的EP1K10Q208-3)來完成。軟件部分主要采用C語言來完成。 本文系統研究了多用戶檢測技術，并實現了解相關算法，在理論研究和實際應用方面都有一定的價值。
上傳時間： 2013-07-29
上傳用戶：anpa
人臉識別技術繼指紋識別、虹膜識別以及聲音識別等生物識別技術之后，以其獨特的方便、經濟及準確性而越來越受到世人的矚目。作為人臉識別系統的重要環節—人臉檢測，隨著研究的深入和應用的擴大，在視頻會議、圖像檢索、出入口控制以及智能人機交互等領域有著重要的應用前景，發展速度異常迅猛。 FPGA的制造技術不斷發展，它的功能、應用和可靠性逐漸增加，在各個行業也顯現出自身的優勢。FPGA允許用戶根據自己的需要來建立自己的模塊，為用戶的升級和改進留下廣闊的空間。并且速度更高，密度也更大，其設計方法的靈活性降低了整個系統的開發成本，FPGA 設計成為電子自動化設計行業不可缺少的方法。 本文從人臉檢測算法入手，總結基于FPGA上的嵌入式系統設計方法，使用IBM的Coreconnect掛接自定義模塊技術。經過訓練分類器、定點化、以及硬件加速等方法后，能夠使人臉檢測系統在基于Xilinx的Virtex II Pro開發板上平臺上，達到實時的檢測效果。本文工作和成果可以具體描述如下： 1. 算法分析：對于人臉檢測算法，首先確保的是檢測率的準確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測方法。算法中較多的是積分圖的特征值計算，這便于進一步的硬件設計。同時對檢測算法進行耗時分析確定運行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場可以提供的資源狀況，又要考慮系統成本、開發時間等諸多因素。Xilinx公司提供的Virtex II Pro開發板，在上面有可以供利用的Power PC處理器、可擴展的存儲器、I/O接口、總線及數據通道等，通過分析可以對算法進行細致的劃分，實現需要加速的模塊。 3. 定點化：在Adaboost算法中，需要進行大量的浮點計算。這里采用的方法是直接對數據位進行操作它提取指數和尾數，然后對尾數執行移位操作。 4. 改進檢測用的級聯分類器的訓練，提出可以迅速提高分類能力、特征數量大大減小的一種訓練方法。 5. 最后對系統的整體進行了驗證。實驗表明，在視頻輸入輸出接入的同時，人臉檢測能夠達到17fps的檢測速度，并且獲得了很好的檢測率以及較低的誤檢率。
上傳時間： 2013-04-24
上傳用戶：大融融rr
隨著現代互聯網規模的不斷擴大，網絡數據流量迅速增長，傳統的路由器已經無法滿足網絡的交換和路由需求。當前，新一代路由器普遍利用了交換式路由技術，通過使用交換背板以充分利用公共通信鏈路，有效的提高了鏈路的利用率，并使各通信節點的并行通信成為可能。硬件系統設計中結合了專用網絡處理器，可編程器件各自的特點，采用了基于ASIC，FPGA，CPLD硬件結構模塊化的設計方法。基于ASIC技術體系的GSR的出現，使得路由器的性能大大提高。但是，這種路由器主要滿足數據業務(文字，圖象)的傳送要求，不能解決全業務(語音，數據，視頻)數據傳送的需要。隨著網絡規模的擴大，矛盾越來越突出，而基于網絡處理器技術的新一代路由器，從理論上提出了解決GSR所存在問題的解決方案。 基于網絡路由器技術實現的路由器，采用交換FPGA芯片硬件實現的方式，對路由器內部各種單播、多播數據包進行路由轉發，實現網絡路由器與外部數據收發芯片的數據通信。本文主要針對路由器內部交換FPGA芯片數據轉發流程的特點，分析研究了傳統交換FPGA所采用的交換算法，針對簡單FIFO算法所產生的線頭阻塞現象，結合虛擬輸出隊列(VOQ)機制及隊列仲裁算法(RRM)的特點，并根據實際設計中各外圍接口芯片，給出了一種消除數據轉發過程中出現的線頭阻塞的iSLIP改進算法。針對實際網絡單播、多播數據包在數據轉發處理過程的不同，給出了實際的解決方案。并對FPGA外部SSRAM包緩存帶寬的利用，數據轉發的包亂序現象及FPGA內部環回數據包的處理流程作了分析并提出了解決方案，有效的提高了路由器數據交換性能。 根據設計方案所采用的算法的實現方式，結合FPGA內部部分關鍵模塊的功能特點及性能要求，給出了交換FPGA內部可用BlockRam資源合理的分配方案及部分模塊的設計實現，滿足了實際的設計要求。所有處理模塊均在xilinx公司的FPGA芯片中實現。
上傳時間： 2013-04-24
上傳用戶：牛布牛
本文主要研究了近年來發展很快的一種高效的調制技術——連續相位調制(CPM)。與其它調制技術相比，它具有較高的帶寬和功率利用率，這也令它在通信資源日益緊張的今天得到了越來越多的關注。CPM信號包含大量的信號形式，它們的共同特點是信號包絡恒定、相位連續，尤其適合于無線通信。 本文首先介紹了CPM信號的一般表達式及其功率譜密度公式，在此基礎上對CPM信號特性做了分析研究，并對其功率譜密度進行了計算機仿真，分析得出了CPM信號各調制參數的取值對其譜特性的影響；然后對CPM信號的各種解調方法進行了深入研究，對不同方法的解調性能作了仿真，通過比較分析得出解調性能、調制參數與系統實現復雜度之間相互制約的關系；最后，在前面分析研究的基礎上，完成了一個實際通信系統中信號檢測算法的。FPGA實現。
上傳時間： 2013-05-29
上傳用戶：baiom
隨著集成電路的設計規模越來越大，FPGA為了滿足這種設計需求，其規模也越做越大，傳統平面結構的FPGA無法滿足實際設計需求。首先是硬件設計上的很難控制，其次就是計算機軟件面臨很大挑戰，所有復雜問題全部集中到布局布線(P&R)這一步，而實際軟件處理過程中，P&R所占的時間比例是相當大的。為了緩解這種軟件和硬件的設計壓力，多層次化結構的FPGA得以采用。所謂層次化就是可配置邏輯單元內部包含多個邏輯單元(相對于傳統的單一邏輯單元)，并且內部的邏輯單元之間共享連線資源，這種結構有利于減少芯片面積和提高布通率。與此同時，FPGA的EDA設計流程也多了一步，那就是在工藝映射和布局之間增加了基本邏輯單元的裝箱步驟，該步驟既可以認為是工藝映射的后處理，也可認為是布局和布線模塊的預處理，這一步不僅需要考慮打包，還要考慮布線資源的問題。裝箱作為連接軟件前端和后端之間的橋梁，該步驟對FPGA的性能影響是相當大的。 本文通過研究和分析影響芯片步通率的各種因素，提出新的FPGA裝箱算法，可以同時減少裝箱后可配置邏輯單元(CLB)外部的線網數和外部使用的引腳數，從而達到減少布線所需的通道數。該算法和以前的算法相比較，無論從面積，還是通道數方面都有一定的改進。算法的時間復雜度仍然是線性的。與此同時本文還對FPGA的可配置邏輯單元內部連線資源做了分析，如何設計可配置邏輯單元內部的連線資源來達到即減少面積又保證芯片的步通率，同時還可以提高運行速度。 另外，本文還提出將電路分解成為多塊，分別下載到各個芯片的解決方案。以解決FPGA由于容量限制，而無法實現某些特定電路原型驗證。該算法綜合考慮影響多塊芯片性能的各個因數，采用較好的目標函數來達到較優結果。
上傳時間： 2013-04-24
上傳用戶：zhaoq123
近年來，隨著多媒體技術的迅猛發展，電子、計算機、通訊和娛樂之間的相互融合、滲透越來越多，而數字音頻技術則是應用最為廣泛的技術之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數字音頻的解決方案，在便攜式多媒體產品中得到了廣泛流行。 在已有的便攜式MP3系統實現方案中，低速處理器與專用硬件結合的SOC設計方案結合了硬件實現方式和軟件實現方式的優點，具有成本低、升級容易、功能豐富等特點。IMDCT(反向改進離散余弦變換)是編解碼算法中一個運算量大調用頻率高的運算步驟，因此適于硬件實現，以降低處理器的開銷和功耗，來提高整個系統的性能。 本文首先闡述了MP3音頻編解碼標準和流程，以及IMDCT常用的各種實現算法。在此基礎上選擇了適于硬件實現的遞歸循環實現方法，并在已有算法的基礎上進行了改進，減小了所需硬件資源需求并保持了運算速度。接著提出了模塊總體設計方案，結合算法進行了實現結構的優化，并在EDA環境下具體實現，用硬件描述語言設計、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時快速地實現了IMDCT，經驗證功能正確。
上傳時間： 2013-06-11
上傳用戶：亮劍2210
近年來，人們對無線數據和多媒體業務的需求迅猛增加，促進了寬帶無線通信新技術的發展和應用。正交頻分復用 (Orthogonal Frequency Division Multiolexing，OFDM)技術已經廣泛應用于各種高速寬帶無線通信系統中。然而 OFDM 系統相比單載波系統更容易受到頻偏和時偏的影響，因此如何有效地消除頻偏和時偏，實現系統的時頻同步是 OFDM 系統中非常關鍵的技術。 本文討論了非同步對 OFDM 系統的影響，分析了當前用于 OFDM 系統中基于數據符號的同步算法，并簡單介紹非基于數據符號同步技術。基于數據符號的同步技術通過加入訓練符號或導頻等附加信息，并利用導頻或訓練符號的相關性實現時頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對較高，同步捕獲時間較短。 隨著電子芯片技術的快速發展，電子設計自動化 (Electronic DesignAutomation，EDA) 技術和可編程邏輯芯片 (FPGA/CPLD) 的應用越來越受到大家的重視，為此文中對 EDA 技術和 Altera 公司制造的 FPGA 芯片的原理和結構特點進行了闡述，還介紹了在相關軟件平臺進行開發的系統流程。 論文在對基于數據符號三種算法進行較詳細的分析和研究的基礎上，尤其改進了基于導頻符號的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺上實現了 OFDM 同步的硬件設計，然后進行了軟件仿真。其中對基于導頻符號同步的改進算法硬件設計過程了進行了詳細闡述。不僅如此，對于基于 PN 序列幀的同步算法和基于循環前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計同步算法也有具體的仿真實現。 最后，文章還對它們進行了比較，基于導頻符號同步設計的同步精度比較高，但是耗費芯片的資源多，另一個缺點是沒有頻偏估計，因此運用受到一定限制。基于 PN 序列幀的同步設計使用了最少的芯片資源，但要提取 PN 序列中的信號數據有一定困難。基于循環前綴的同步設計占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優缺點，但可以根據不同的信道環境選用它們。
上傳時間： 2013-04-24
上傳用戶：斷點PPpp
隨著計算機運算速度的提高和計算機網絡的發展，基于離散對數問題和大整數因子分解問題的數字簽名算法越來越不能滿足信息安全的需要。為了滿足信息安全的要求，安全性依賴于橢圓曲線離散對數困難問題(ECDLP)的橢圓曲線密碼體制是當前密碼學界研究的熱點之一。現有的求解ECDLP的算法都是全指數時間復雜度的算法。由于專用集成電路具有速度快、性能好、安全性高等優勢，使得采用專用集成電路來實現橢圓曲線密碼體制己成為主要趨勢。因此，本課題著眼于應用，針對基于橢圓曲線數字簽名算法的FPGA實現進行了較為深入的探討與研究。 本課題從實際應用的需要出發，以初等數論、有限域理論、數字簽名技術和橢圓曲線理論為依據，確定了如下基于橢圓曲線數字簽名算法的硬件實現方案：首先，對實現基于橢圓曲線數字簽名算法所需的算法和技術進行了剖析和系統設計。然后，按照層次化、模塊化的設計思想，在Xinlinx公司的ISE 7．1工具中，采用硬件描述語言VHDL作為設計輸入，對各運算器和控制模塊進行電路設計；采用Menter公司的ModelSim SE 6.2b工具對之進行功能仿真，以保證底層設計的正確性。最后，在確保每個模塊的設計正確的前提下，完成電路的總體設計，再進行總體設計的仿真與測試。 本課題對Schnorr數字簽名算法的改進，實現了比未改進前的Schnorr數字簽名算法平均節省三分之一的運行時間。對基于橢圓曲線數字簽名算法的設計也獲得了良好的指標：產生簽名只需要1ms多的時間，驗證簽名也需要不到3ms。本課題的研究對實現電子交易安全方面有重要的作用，尤其是在密鑰分配、電子貨幣、電子證券、電子商務和電子政務等領域都有重要的應用價值，其成果具有廣泛的應用前景。
上傳時間： 2013-04-24
上傳用戶：獨孤求源
采用現場可編程門陣列(FPGA)可以快速實現數字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規模電路時常常需要數小時的時間，以至于許多設計者甚至通過在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價來提高編制速度。電路編制過程中大部分時間花費在布線階段，因此有效的布線算法能極大地減少布線時間。 許多布線算法已經被開發并獲得應用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當前最為流行的兩種。然而它們各有缺點：基于SAT的布線算法在可擴展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當實際問題具有嚴格的布線約束條件時，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問題的新型算法，具體研究工作和結果可歸納如下。 1、在全面調查FPGA結構的最新研究動態的基礎上，確定了一種FPGA布線結構模型，即一個基于SRAM的對稱陣列(島狀)FPGA結構作為研究對象，該模型僅需3個適合的參數即能表示布線結構。為使所有布線算法可在相同平臺上運行，選擇了美國北卡羅來納州微電子中心的20個大規模電路作為基準，并在布線前采用VPR399對每個電路都生成30個布局，從而使所有的布線算法都能夠直接在這些預制電路上運行。 2、詳細研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協商的性能驅動的布線算法PathFinder，一種快速的時延驅動的布線算法VPR430和一種協商A
上傳時間： 2013-05-18
上傳用戶：ukuk
