可配置端口電路是FPGA芯片與外圍電路連接關鍵的樞紐，它有諸多功能：芯片與芯片在數據上的傳遞(包括對輸入信號的采集和輸出信號輸出)，電壓之間的轉換，對外圍芯片的驅動，完成對芯片的測試功能以及對芯片電路保護等。 本文采用了自頂向下和自下向上的設計方法，依據可配置端口電路能實現的功能和工作原理，運用Cadence的設計軟件，結合華潤上華0.5μm的工藝庫，設計了一款性能、時序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個方面的內容： 1.基于端口電路信號寄存器的采集和輸出方式，本論文設計的端口電路可以通過配置將它設置成單沿或者雙沿的觸發方式[7]，并完成了Verilog XL和Hspiee的功能和時序仿真，且建立時間小于5ns和保持時間在0ns左右。和xilinx4006e[8]相比較滿足設計的要求。 2.基于TAP Controller的工作原理及它對16種狀態機轉換的控制，對16種狀態機的轉換完成了行為級描述和實現了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對觸發器級聯的構架這一特點，設計了一款邊界掃描電路，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。達到對芯片電路測試設計的要求。 4.對于端口電路來講，有時需要將從CLB中的輸出數據實現異或、同或、與以及或的功能，為此本文采用二次函數輸出的電路結構來實現以上的功能，并運用Verilog XL和Hspiee對它進行了功能和時序的仿真。滿足設計要求。 5.對于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據設置不同的上、下MOS管尺寸來調整電路的中點電壓，將端口電路設計成3.3V和5V兼容的電路，通過仿真性能上已完全達到這一要求。此外，在輸入端口處加上擴散電阻R和電容C組成噪聲濾波電路，這個電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時不影響電路正常工作的范圍內，具有三態控制和驅動大負載的功能。通過對管子尺寸的大小設置和驅動大小的仿真表明：在實現TTL高電平輸出時，最大的驅動電流達到170mA，而對應的xilinx4006e的TTL高電平最大驅動電流為140mA[8]；同樣，在實現CMOS高電平最大驅動電流達到200mA,而xilinx4006e的CMOS驅動電流達到170[8]mA。 7.與xilinx4006e端口電路相比，在延時和面積以及功耗略大的情況下，本論文研究設計的端口電路增加了雙沿觸發、將輸出數據實現二次函數的輸出方式、通過添加譯碼器將配置端口的數目減少的新的功能，且驅動能力更加強大。
上傳時間： 2013-07-20
上傳用戶：頂得柱
本文主要研究了認知無線電頻譜感知功能的關鍵技術以及硬件實現方法。首先，提出了認知無線電頻譜感知功能的硬件實現框圖，包括射頻前端部分和數字信號處理部分，接著簡單介紹了射頻前端電路的功能與特性，最后重點介紹了數字信號處理部分的FPGA實現與驗證過程。 數字處理部分主要實現寬帶信號的短時傅立葉分析，將中頻寬帶數字信號通過基于多相濾波器組的下變頻模塊，實現并行多通道的數字下變頻，然后對每個信道進行重疊加窗處理，最后再做快速傅立葉分析(FFT)，從而得到信號的時頻關系。整個系統主要包括：延時抽取模塊、多相濾波器模塊、32點開關式流水線FFT模塊、滑動窗緩沖區、256點流水線FFT模塊等。 本設計采用Verilog HDL硬件描述語言進行設計，基于Xilinx公司的Virtex-4XC4VSX35芯片。整個系統采用全同步設計，可穩定工作于200MHz，其分析帶寬高達65MHz，具有很高的使用價值。
上傳時間： 2013-07-09
上傳用戶：liuchee
隨著數字電子技術的發展，數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。快速傅立葉變換(FFT)使離散傅立葉變換的運算時間縮短了幾個數量級，在數字信號處理領域被廣泛應用。FFT已經成為現代信號處理的重要手段之一。 現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展，也使電子設計的規模和集成度不斷提高。同時基于FPGA實現FFT的設計方法和思想被提出。本次設計的目的是快速傅立葉變換(FFT)的FPGA實現。 此文在分析了快速傅立葉算法的基礎上，提出了一種頻率抽取基4 FFT的FPGA設計方案，針對現有FFT的FPGA實現過程中蝶形運算需要頻繁乘以多個旋轉因子提出了改進方法，減少了旋轉因子的乘法次數和存儲空間，加快了蝶形運算的速度，設計的地址映射方法，無需運算即可得到所需數據的存放地址，并結合采用乒乓結構和流水線方式，來提高快速傅立葉變換(FFT)FPGA實現的速度。描述了一片FPGA芯片內完成了整個FFT處理器的電路設計，經過模塊時序仿真和數據的驗證及測試，達到工作在50MHz時鐘頻率的設計要求。最后對后續設計做了描述，并對用FPGA實現FFT做了展望。
上傳時間： 2013-04-24
上傳用戶：康郎
近年來，隨著多媒體技術的迅猛發展，電子、計算機、通訊和娛樂之間的相互融合、滲透越來越多，而數字音頻技術則是應用最為廣泛的技術之一。MP3(MPEG-1 Audio LayerⅢ)編解碼算法作為數字音頻的解決方案，在便攜式多媒體產品中得到了廣泛流行。 在已有的便攜式MP3系統實現方案中，低速處理器與專用硬件結合的SOC設計方案結合了硬件實現方式和軟件實現方式的優點，具有成本低、升級容易、功能豐富等特點。IMDCT(反向改進離散余弦變換)是編解碼算法中一個運算量大調用頻率高的運算步驟，因此適于硬件實現，以降低處理器的開銷和功耗，來提高整個系統的性能。 本文首先闡述了MP3音頻編解碼標準和流程，以及IMDCT常用的各種實現算法。在此基礎上選擇了適于硬件實現的遞歸循環實現方法，并在已有算法的基礎上進行了改進，減小了所需硬件資源需求并保持了運算速度。接著提出了模塊總體設計方案，結合算法進行了實現結構的優化，并在EDA環境下具體實現，用硬件描述語言設計、綜合、仿真，且下載到Xilinx公司的VirtexⅡ系列xc2v1000FPGA器件中，在減小硬件資源的同時快速地實現了IMDCT，經驗證功能正確。
上傳時間： 2013-05-31
上傳用戶：Minly
為了讓公司新進人員及經銷商伙伴們對交換式電源供應器有基本的了解，明緯特別出版了 這本『交換式電源供應器技術手冊』。這是我們編輯小組以明緯 22 年來從事設計、生產、 銷售交換式電源供應器的經驗為基礎，結合教科書及安規文件而編輯出之成果。 此手冊包含電源供應器簡介、規格解釋、安規、EMC 及 CE 簡介、信賴度、電源供應器使 用注意事項、常見技術問題 Q&A、及簡易故障排除等主題。內容著重于事實的描述而非理 論的推導，非常適合無電源供應器技術背景的從業人員研讀，讀者必可在短時間內對交換 式電源供應器及相關規格、應用、安規有概略性的認識。 本手冊緣起于 1996 年 2 月發行之『交換式電源供應器使用手冊』，歷經多次修訂再版。而 本版主要加強了圖、表的輔助說明，讓非技術背景的讀者更容易接納此手冊的內容。另外 針對安規及 EMC 的部分也參考最新規范予以修訂，整理出更完整的內容以利讀者的了解。 最后感謝編輯小組各成員不吝分享自己在技術、研發、工程、品保、維修、安規及 EMC 等 領域的經驗，然編輯小組組員均系工程背景人員，在文章撰寫上均并非專業，期望讀者多 予包涵并能不吝指教提供您寶貴的意見，讓本手冊下一版的內容更加完整、更有價值。 明緯企業股份有限公
上傳時間： 2013-07-11
上傳用戶：kksuyiwen
JPEG 2000是為適應不斷發展的圖像壓縮應用而出現的新的靜止圖像壓縮標準，小波變換是JEPG 2000核心算法之一。小波變換是一種可達到時(空)域或頻率域局部化的時頻域或空頻域分析方法，其多尺度分解特性符合人類的視覺機制，更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法，提升小波變換的提出大大簡化了小波變換的計算，使其在實時信號處理領域得到廣泛的應用。通過提升的方法很容易構造一般的整數小波變換，由于圖像一般用位數較低的整數表示，整數小波變換可以將為整數序列的圖像矩陣映射成整數小波系數矩陣，這就大大簡化了小波變換的硬件電路設計。在當今數字化和信息化時代背景下，研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領域的應用已經成為當今研究的熱點。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根據JPEG 2000推薦無損提升小波算法和有損提升小波算法，設計圖像壓縮系統的小波變換模塊。主要工作如下： 第一部分介紹了傳統小波分析理論和提升小波分析理論。包括連續小波時頻局域性的特征，離散小波變換系數的意義，多分辨分析引出的構造小波基的系統方法和計算離散小波的快速算法等。重點放在介紹正交小波和雙正交小波的構造方法，并介紹了數字圖像在小波域的特點。討論了提升小波變換的基本思想，討論了用提升方法構造小波基以及傳統小波變換的提升實現，討論了整數小波變換。 第二部分介紹了FPGA結構及其設計流程。介紹了FPGA/CPLD器件的特征、發展趨勢及FPGA/CPLD基本結構，然后重點介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結構特點，以及Xilinx的FPGA開發軟件ISE，最后介紹了硬件描述語言VHDL語言的特點。 最后一部分是本論文研究的主要內容，即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設計和二維變換模塊設計。一維提升小波變換模塊采用兩種不同的電路結構進行設計-低速低功耗的串行流水線結構和高速高功耗的并行陣列結構。同樣，二維小波變換模塊也采用了兩種不同的電路結構進行設計-低速低功耗的折疊結構和高速高功耗的串行結構。 文章對提升小波變換的FPGA實現中的大量細節問題進行了討論，給出了每種結構提升小波變換模塊的電路原理圖，并對原理圖進行了仿真測試，仿真測試結果不僅表明了模塊功能的正確性，而且表明不同小波模塊可以滿足相應領域的實際要求。
上傳時間： 2013-06-08
上傳用戶：dwzjt
基于RS-485的多點數據采集與顯示系統。
上傳時間： 2013-05-24
上傳用戶：huql11633
正交頻分復用(OFDM)技術是一種多載波數字調制技術，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(4G)的核心調制傳輸技術。 本文首先描述了OFDM技術的基本原理。對OFDM的調制解調以及其中涉及的特性和關鍵技術等做了理論上的分析，指出了OFDM區別于其他調制技術的巨大優勢；然后針對OFDM中的信道估計技術，深入分析了基于FFT級聯的信道估計理論和基于聯合最大似然函數的半盲分組估計理論，在此基礎上詳細研究描述了用于OFDM系統的迭代的最大似然估計算法，并利用Matlab做了相應的仿真比較，驗證了它們的有效性。 而后，在Matlab中應用Simulink工具構建OFDM系統仿真平臺。在此平臺上，對OFDM系統在多徑衰落、高斯白噪聲等多種不同的模型參數下進行了仿真，并給出了數據曲線，通過分析結果可正確評價OFDM系統在多個方面的性能。 在綜合了OFDM的系統架構和仿真分析之后，設計并實現了基于FPGA的OFDM調制解調系統。首先根據802.16協議和OFDM系統的具體要求，設定了合理的參數；然后從調制器和解調器的具體組成模塊入手，對串/并轉換，QPSK映射，過采樣處理，插入導頻，添加循環前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設計，詳細介紹了各個模塊的設計和實現過程，并給出了相應的仿真波形和參數說明。其中，針對定點運算的局限性，為系統設計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統參數允許的范圍內，充分利用了有限資源，提高了系統運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優化和設計實現，針對原始快速傅立葉變換FPGA實現算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業功能、資源占用較少的快速傅立葉變換優化算法設計方案，使之運用于OFDM基帶處理系統當中并加以實現，結果滿足系統參數的需求。最后以理論分析為依據，對整個OFDM的基帶處理系統進行了系統調試與性能分析，證明了設計的可行性。 綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統的設計、仿真和實現。本設計為OFDM通信系統的進一步改進提供了大量有用的數據。
上傳時間： 2013-07-25
上傳用戶：14786697487
隨著集成電路技術的飛速發展，芯片的規模越來越大，集成度越來越高，工作頻率越來越快，但是芯片的設計能力卻面臨巨大的挑戰。而IP核的重用則是解決當今芯片設計所面臨問題的最有效的解決方法。 MDIO接口模塊為以太網接口芯片中MAC層對PHY器件的控制管理接口。隨著以太網技術的快速發展以及MAC應用越來越廣泛，MDIO接口模塊的應用也越來越多，因此將MDIO接口模塊設計成可重用的IP核對于以各種太網接口集成芯片的設計具有很重要的作用。 本文詳細描述了MDIO接口模塊IP核的設計，介紹了該IP核的系統結構以及各個子模塊的詳細設計方法，對此IP核進行了仿真驗證，最后進行了FPGA測試，功能和性能達到了要求，最終通過了IP審核流程并且已成功應用于企業的以太網接口芯片中。
上傳時間： 2013-06-20
上傳用戶：lishuoshi1996
隨著數字視頻廣播的發展，觀眾將會面對越來越多綜合或專門頻道的選擇，欣賞到更高品質，更多服務的節目。而廣播業者則要為這些節目的版權購買，制作而承受更高的成本，單純的廣告收入已經不夠。要求對用戶收取一定的收視費用，而另一方面，調查也顯示用戶是愿意預付一定費用以獲得更好服務的。條件接受系統(Conditional Access system)就是為了商業目的而對某些廣播服務實施接入控制，決定一個數字接受設備能否將特定的廣播節目展現給最終用戶的系統。CA技術要求既能使用戶自由選擇收看節目又能保護廣播業者的利益，確算只有已支付了或即將支付費用的用戶才能收看到所選的電視節目。在數字電視領域中，CA系統無疑將成為發展新服務的必需條件。但是在不同的運營商可能會使用不同的CA系統，在不同的CA系統之間進行互操作所必需共同遵守的最基本條件是：通用的加擾算法。每個用戶接收設備中應集成相應的解擾模塊。在我國國家標準--數字電視條件接收系統GY/Z 175-2001的附錄H中有詳細的描述。 FPGA是英文Field Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。可以說，FPGA芯片是小批量系統提高系統集成度、可靠性的最佳選擇之一。 首先本文簡要介紹CA系統的目的和組成，FPGA的結構和原理，優勢。然后介紹了利用FPGA來實現CA系統主要組成部分即加擾的原理和步驟，分析算法，劃分邏輯結構，軟件仿真，劃分硬件模塊，硬件性能分析，驗證平臺構建，硬件實現等。 然后對以上各個部分做詳細的闡述。同時為了指導FPGA設計，給出了FPGA的結構和原理與FPGA設計的基本原則、設計的基本技巧、設計的基本流程； 最后給出了該加擾系統的測試與驗證方法以及驗證和測試結果。
上傳時間： 2013-06-22
上傳用戶：chongchong2016
