亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

多信號(hào)

  • 嵌入式視頻監控系統的FPGA圖像處理子系統設計.rar

    隨著圖像處理技術的不斷發展,圖像處理技術在國民經濟和社會生活的各個方面都得到了廣泛的運用。與此同時,人們對圖像處理的要求也越來越高。傳統的數字圖像處理器件主要有專用集成芯片(Application Specific Integrated Circuit)和數字信號處理器(Digital Signal Process)。進入20世紀以來,伴隨著半導體技術的發展,現場可編程門陣列FPGA以其應用靈活、集成度高、功能強大、設計周期短、開發成本低的特點,越來越多地被應用在圖像處理領域。大量實踐證明,FPGA的并行處理能力與流水線作業能顯著地提高圖像處理的速度,因此基于FPGA的圖像處理系統有著廣闊的發展前景。 本文研究的是一個在嵌入式視頻監控系統下的圖像預處理子系統。首先實現了一個通用可重復配置的圖像處理算法研究硬件平臺,完成圖像的采集、接收、處理、存儲、輸出等功能。由于FPGA本身具有完全的可重復配置性,所以該架構的硬件平臺可以很方便的升級和重復配置。其次在該平臺上,本文使用Verilog HDL硬件語言在FPGA芯片上實現了多種圖像預處理算法。在實現過程中,為了充分發揮FPGA在并行處理方面的強大功能,本文對算法做了一定的改進,使其盡量能使用并行處理的方式來完成。實驗結果表明,本圖像預處理系統能在毫秒級高速地完成多種圖像算法,完全能夠滿足視頻監控系統50幀/秒的輸出要求。 最后根據視頻監控系統在實際運用中出現的噪聲類型多樣化的情況,我們設計了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過對處理后圖像峰值信噪比(PSNR)的分析,控制FPGA對下一幅圖像的噪聲采用更有針對性的圖像處理方法。

    標簽: FPGA 嵌入式視頻 圖像處理

    上傳時間: 2013-05-20

    上傳用戶:gundamwzc

  • TCN多功能車輛通信總線的FPGA設計.rar

    隨著列車自動化控制和現場總線技術的發展,基于分布式控制系統的列車通信網絡技術TCN(IEC-61375)在現代高速列車上得到廣泛應用。TCN協議將列車通信網絡分為絞線式列車總線WTB和多功能車輛總線MVB,其中WTB實現對開式列車中的互聯車輛間的數據傳輸和通信,MVB實現車載設備的協同工作和互相交換信息。 本文介紹了國內外列車通信網絡的發展情況和各自優勢,分析了MVB一類設備底層協議。研究利用FPGA實現MVB控制芯片MVBC,用ARM作為微處理器實現MVB一類設備的嵌入式解決方案。其中,在FPGA芯片中主要采用自頂向下的設計方法,RLT硬件描述語言實現MVB控制芯片MVBC一類設備的主要功能,包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統的移植。在eCos實時操作系統上,完成了驅動和上層應用程序,包括端口初始化、端口配置、幀收發指令和報文分析。 為了驗證設計的正確性,在設計的硬件平臺基礎上,搭建了MVB通信網絡的最小系統,對網絡進行系統功能測試。測試結果表明:設計方案正確,達到了設計的預期要求。

    標簽: FPGA TCN 多功能

    上傳時間: 2013-08-03

    上傳用戶:bruce5996

  • 基于FPGA的Turbo碼編譯碼器設計.rar

    作為性能優異的糾錯編碼,Turbo碼自誕生以來就一直受到理論界以及工程應用界的關注。TD—SCDMA是我國擁有自主知識產權的3G通信標準,該標準把Turbo碼是作為前向糾錯體制,但Turbo碼的譯碼算法比較復雜并且需要多次迭代,這造成Turbo碼譯碼延時大,譯碼速度慢,因此限制了Turbo碼的實際應用。因此有必要研究如何將現有的Turbo碼譯碼算法進行簡化,加速,使其轉化成為適合在硬件上實現的算法,將實驗室的理論研究成果轉化成為硬件產品。 論文主要的研究內容有以下兩點: 其一,提出信道自適應迭代譯碼方案。在事先設定最大迭代次數的情況下,自適應Turbo碼譯碼算法能夠根據信道的變化自動調整迭代次數。 仿真結果表明:該自適應迭代譯碼方案能夠根據信道的變化自動調整迭代次數,在保證譯碼性能基本上沒有損失的情況下,有效減少譯碼時間,明顯提高譯碼速度。 其二,根據得到的信道自適應迭代譯碼方案,借助Xilinx公司Spartan3 FPGA硬件平臺,使用Verilog硬件描述語言,將用C/C++語言寫成的信道自適應迭代譯碼算法轉化成為硬件設計實現,得到硬件電路,并對得到的譯碼器硬件電路進行測試。 測試結果表明:隨著信道的變化,硬件電路的譯碼速度也隨之自動變化,信噪比越高譯碼速度越快,并且硬件譯碼器性能(誤比特率)與實驗仿真基本一致。

    標簽: Turbo FPGA 編譯碼器

    上傳時間: 2013-05-31

    上傳用戶:huyiming139

  • FPGA中多標準可編程IO端口的設計.rar

    現場可編程門陣列(FPGA,Field Programmable Gate Array)是可編程邏輯器件的一種,它的出現是隨著微電子技術的發展,設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的設計周期盡可能短,最好是在實驗室里就能設計出合適的ASIC芯片,并且立即投入實際應用之中。現在,FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一,它的主要作用是提供封裝引腳到CLB之間的接口,將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路,并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能,在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言,可選的I/O資源的特性包括:IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現,該課題是成都華微電子系統有限公司FPGA大項目中的一子項,目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊;同時針對以前設計的I/O模塊不支持雙端標準的缺點,要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路,與單端標準比較,LVDS具有很多優點: (1)LVDS傳輸的信號擺幅小,從而功耗低,一般差分線上電流不超過4mA,負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小,從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化,單端信號擺幅為400mV,這樣允許輸入共模電壓從0.2V到2.2V范圍內變化,也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝,輔助Xilinx公司FPGA開發軟件ISE,設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構,它有靈活的可配置性和出色的適應能力,能支持大量的I/O標準,其中包括單端標準,也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征,這些特點可以改進和簡化系統級的設計,為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證,性能參數已達到預期標準。

    標簽: FPGA 標準 可編程

    上傳時間: 2013-05-15

    上傳用戶:shawvi

  • 基于FPGA的多平臺虛擬儀器研究設計.rar

    虛擬儀器技術是以傳感器、信號測量與處理、微型計算機等技術為基礎而形成的一門綜合應用技術。目前虛擬儀器大部分是基于PC機,利用PCI等總線技術傳輸數據,數據卡插拔不便,便攜性差。隨著嵌入式技術的飛速發展,嵌入式系統平臺已經應用到各個領域,而市場上的嵌入式虛擬儀器系統還相當少,各種研究工作才剛剛起步,各種高性能的虛擬儀器和處理系統在現代工業控制和科學研究中已成為必不可少的部分。因此在我國開發具有較高性能、接口靈活、功能多樣化、低成本的虛擬儀器裝置勢在必行。 針對目前虛擬儀器系統發展趨勢和特點,采用FPGA技術,進行一種支持多種平臺的高速虛擬儀器系統的設計與研究,并針對高速虛擬儀器系統中的一些技術難點提出解決方案。首先進行了系統的總體設計,確定了采用FPGA作為系統的控制核心,并選取了Labview作為PC平臺應用程序開發工具,利用USB2.0接口來進行數據傳輸;同時選取嵌入式處理器S3C2410以及WinCE作為嵌入式系統硬軟件平臺。隨后進行了各個具體模塊的設計,在硬件方面,分別設計了前端處理電路,ADC電路以及USB接口電路。在軟件方面,進行了FPGA控制程序的設計工作,實現了對各個模塊和接口電路的控制功能。在上層應用程序的設計方面,設計了Labview應用程序,實現了波形顯示和頻譜分析等儀器功能,人機界面良好。在嵌入式平臺上面,進行了WinCE下GPIO驅動程序設計,并在上層應用程序中調用驅動來進行數據的讀取。為了解決高速ADC與數據緩存器的速度不匹配的問題,提出利用多體交叉式存儲器結構的設計方案,并在FPGA內對控制程序進行了設計,對其時序進行了仿真。 最后對系統進行了聯合調試工作,利用上層軟件對輸入波形進行采集。根據調試結果看,該系統對輸入信號進行了較好的采樣和存儲,還原了波形,達到了預期效果。課題研究并且對設計出一種支持多平臺的新型虛擬儀器系統,具有性能好、使用靈活,節省成本等特點,具有較高的研究價值和現實意義。

    標簽: FPGA 虛擬儀器

    上傳時間: 2013-04-24

    上傳用戶:shwjl

  • 地面數字電視廣播系統中SRRC濾波器及FFT處理器的設計與FPGA實現.rar

    隨著人們對數字電視和數字視頻信息的需求越來越大,數字電視廣播在中國迅速的發展起來。近幾年,數字電視傳輸系統技術逐漸成熟,數字電視地面廣播(DTTB)傳輸標準也于2006年8月30號正式出臺。此標準技術是由我國多家單位聯合研究的,具有自主知識產權的數字地面電視傳輸標準。DTTB系統標準的研究與仿真,具有巨大的實用價值和廣闊的市場前景。 @@ 本文首先研究了地面數字電視廣播標準中平方根升余弦(SRRC)濾波器(滾降系數為0.05)的結構設計,介紹了一種適合在FPGA中實現的高階高速FIR濾波器的并行流水線結構。在本設計中,以CSD數優化濾波器系數,并運用簡化加法器圖(Reduced Adder Graph,RAG)算法進行改進,最后采用并行處理的轉置型流水線結構實現。 @@ 接著研究數字電視地面傳輸標準采用的傳輸技術-OFDM的基本概念和技術特點,并研究了清華大學提出的DMB-T方案中TDS-OFDM信號幀的組成結構以及相關原理。 @@ 最后,本文針對OFDM調制所需要的3780點FFT處理器進行研究。為了保證OFDM信號的采樣率和時域導頻的采樣率相同,以達到較好的同步性能,采用了3780個正交子載波的設計方案。在實現過程中,分析比較了多種算法的計算復雜性,設計出在硬件實現復雜度上進行優化的3780點FFT處理器的數據流流水線算法。之后,通過定點仿真比較各模塊輸出的動態范圍和概率分布,設計出定點字長的優化方案,并分析計算了這一處理器的輸出信噪比與內部各模塊字長的關系,進一步降低了硬件實現復雜性。 @@關鍵字:數字電視地面廣播傳輸(DTTB);平方根升余弦濾波器(SRRC);正交頻分復用調制(OFDM);快速傅立葉變換(FFT); 3780

    標簽: SRRC FPGA FFT

    上傳時間: 2013-04-24

    上傳用戶:mdrd3080

  • 空時域導航系統抗干擾算法研究及FPGA設計.rar

    隨著敵對人為干擾的日益增多和電磁環境的日益惡劣,抗干擾逐漸成為衛星導航接收機的必備能力之一。傳統的單天線多延遲系統僅從時域抗干擾,抑制干擾能力有限。利用陣列天線,增加空域自由度,通過空域—時域級聯或空時聯合處理能夠顯著增強導航信號接收機的抗干擾性能。多個天線以不同的方式放置,即不同的陣形,會使得導航接收機具有不同的空域抗干擾性能。針對多種陣形對空域抗干擾性能的影響差異,開展了基于L陣、十字陣、均勻圓陣和帶圓心圓陣的自適應抗干擾性能研究,分析了導致差異的原因,通過對比仿真,發現帶圓心的圓陣具有所選陣形中最優的輸出信干噪比,進一步推廣到空時自適應抗干擾,也具有同樣的結論。結合工程實現,基于FPGA完成空時抗干擾硬件模塊設計,用Matlab產生的量化數據作為激勵,對硬件模塊的輸出結果進行分析,與非自適應空時波束形成結果相比,實驗驗證了模塊的有效性;與Matlab仿真處理的結果相比,驗證了模塊的正確性。多種陣形自適應抗干擾性能差異的研究對于一定孔徑和陣元個數條件下的陣列布陣具有一定的參考價值,空時抗干擾硬件模塊是抗干擾系統的核心,所做工作對工程實現具有一定的借鑒意義。

    標簽: FPGA 時域 導航系統

    上傳時間: 2013-05-28

    上傳用戶:thinode

  • 基于FPGA的多速率調制解調器的實現.rar

    隨著人們對于高速無線數據業務的急切需求以及新的無線通信技術的發展,頻譜資源匱乏問題日益嚴重。無線頻譜的緊缺已經成為限制無線通信與服務應用持續發展的瓶頸。認知無線電技術(Cognitive Radio)改變了傳統的固定頻譜分配方式,它以頻譜利用的高效性為目標,允許非授權用戶擇機利用授權用戶的頻譜空洞傳輸數據,以此來解決無線頻譜資源短缺的問題。它是具有自主尋找和使用空閑頻譜資源能力的智能無線電技術。本文的目標是在基于FPGA+DSP的系統硬件平臺上,以軟件編程的方式實現認知無線電數據傳輸的功能。 軟件無線電是實現認知無線電的理想平臺。本文首先闡述了軟件無線電的基本工作原理及關鍵技術途徑,對多速率信號處理中的內插和抽取、帶通采樣、數字下變頻、濾波等技術進行了分析與探討,為設計多速率調制解調系統提供了理論基礎。然后針對軟件無線電的要求給出了基于FPFA+DSP的系統設計硬件框圖,并對其中的部分硬件(FPGA、AD9857、AD9235)做了簡要的描述并給出其初始化過程。在理解基本概念和原理的基礎上,詳細論述了在系統硬件設計平臺上實現的π/4-DQPSK、8PSK、16QAM調制解調技術。本文給出了調制解調系統實現方案中的各個功能模塊(差分編、解碼,加同步頭、內插和成形濾波,下變頻,系統同步等)具體的設計方案和通過硬件編程實現了板級的仿真和最后的硬件實現,并對其中得到的數據進行分析,進一步驗證方案的可行性。最后介紹了通信板同頻譜感知板協同工作原理,依據頻譜感知板獲取的各個信道狀況自適應的選擇π/4-DQPSK、8PSK、16QAM調制解調方式并在FPGA上實現了其中部分功能。

    標簽: FPGA 多速率 調制解調器

    上傳時間: 2013-05-30

    上傳用戶:fywz

  • MSP430系列多單片機間的SPI主從通信.rar

    這篇文章介紹了MSP430系列多單片機間的SPI主從通信原理和相關例程

    標簽: MSP 430 SPI

    上傳時間: 2013-04-24

    上傳用戶:啦啦啦啦啦啦啦

  • 16bit音頻過采樣DAC的FPGA設計實現.rar

    基于∑-△噪聲整形技術和過采樣技術的數模轉換器(DAC)可以可靠地把數字信號轉換成為高精度的模擬信號。采用這一結構進行數模轉換具有諸多優點,例如極低的失配噪聲和高的可靠性,便于作為IP模塊嵌入到其他芯片系統中等,更重要的是可以得到其他DAC結構所無法達到的精度和動態范圍。在高精度測量、音頻轉換、汽車電子等領域有著廣泛的應用價值。 由于非線性和不穩定性的存在,高階∑-△調制器的設計與實現存在較大的難度。本設計綜合大量文獻中的經驗原則和方法,首先闡述了∑-△調制器的一般原理,并討論了一般結構調制器的設計過程,然后描述了穩定的高階高精度調制器的設計流程。根據市場需求,設定了整個設計方案的性能指標,并據此設計了達到16bit精度和滿量程輸入范圍的三階128倍過采樣調制器。 本設計采用∑-△結構,根據系統要求設計了量化器位數、調制器過采樣比和階數。在分析高階單環路調制器穩定性的基礎上,成功設計了六位量化三階單環路調制器結構。在16比特的輸入信號下,達到了90dB左右的信噪比。該設計已經在Cyclone系列FPGA器件下得到硬件實現和驗證,并實現了實時音頻驗證。測試表明,該DAC模塊輸出信號的信噪比能滿足16比特數據轉換應用的分辨率要求,并具備良好的兼容性和通用性。 本設計可作為IP核廣泛地在其他系統中進行復用,具有很強的應用性和一定的創新性。

    標簽: FPGA bit DAC

    上傳時間: 2013-07-10

    上傳用戶:chuandalong

主站蜘蛛池模板: 隆回县| 彭泽县| 上虞市| 马边| 南漳县| 嫩江县| 县级市| 通州区| 原平市| 湖南省| 马龙县| 宜君县| 岳阳县| 会昌县| 寿宁县| 贵德县| 绥德县| 皋兰县| 慈利县| 手游| 兰溪市| 中西区| 东明县| 綦江县| 封丘县| 金平| 象州县| 北安市| 桐庐县| 天津市| 石家庄市| 宕昌县| 拜城县| 太保市| 绥棱县| 勃利县| 福清市| 资溪县| 喀喇沁旗| 平顶山市| 阿拉善左旗|