定時器T1中斷實驗。 1、定時器中斷實驗。定時器產生10mS周期中斷，通過計數讓PB1電平產生周期變化。 2、內部1 M晶振。
上傳時間： 2016-07-14
上傳用戶：CHINA526
東芯IVSEP3203F50移動終端應用處理器用戶手冊 第1 章 東芯IV SEP3203F50 概述. 第2 章 ARM7TDMI 內核 第3 章 EMI 外部存儲器接口 第4 章 片上SRAM 第5 章 時鐘與功耗管理模塊PMC 第6 章 LCD 控制器 第7 章 MMA 多媒體加速器 第8 章 DMA 控制器 第9 章 INTC 中斷控制器. 第10 章 RTC 實時時鐘控制器. 第11 章 TIMER 通用定時器 第12 章 UART 通用異步收發器. 第13 章 SPI 串行外設接口 第14 章 USB 設備接口 第15 章 PWM 脈沖調制器. 第16 章 多媒體卡控制器MMC/SD 第17 章 AC 97 控制器 第18 章 GPIO 通用輸入輸出.
上傳時間： 2014-01-23
上傳用戶：源碼3
EDA實驗--UART串口實驗：UART 主要有由數據總線接口、控制邏輯、波特率發生器、發送部分和接收部分等組成。UART 發送器 --- 發送器每隔16 個CLK16 時鐘周期輸出1 位，次序遵循1位起始位、8位數據位（假定數據位為8位）、1位校驗位（可選）、1位停止位。 UART 接收器 --- 串行數據幀和接收時鐘是異步的，發送來的數據由邏輯1 變為邏輯0 可以視為一個數據幀的開始。接收器先要捕捉起始位，確定rxd 輸入由1 到0，邏輯0 要8 個CLK16 時鐘周期，才是正常的起始位，然后在每隔16 個CLK16 時鐘周期采樣接收數據，移位輸入接收移位寄存器rsr，最后輸出數據dout。還要輸出一個數據接收標志信號標志數據接收完。 波特率發生器 --- UART 的接收和發送是按照相同的波特率進行收發的。波特率發生器產生的時鐘頻率不是波特率時鐘頻率，而是波特率時鐘頻率的16 倍，目的是為在接收時進行精確地采樣，以提出異步的串行數據。 --- 根據給定的晶振時鐘和要求的波特率算出波特率分頻數。
上傳時間： 2014-01-25
上傳用戶：xsnjzljj
功能：ZY886A液晶顯示模塊顯示控制。啟動程序即進入正常顯示狀態（循環顯示一系列數字0～F）。 說明：將跳線器題J6、J19、J20分別短接到LCM_/WR、LCM_DAT、LCM_/CS端。 通過跳線器J8、J9選擇高頻晶振6MHZ。 在DP-932下載實驗儀上，通過JP2與ZY886A液晶模塊進行連接。
上傳時間： 2014-01-07
上傳用戶：manking0408
主要方法和要求：（1）用匯編語言對定時器8253和中斷控制器8259A編程計數、定時和中斷，進行定時計數（在規定的時間內記錄外部脈沖的數目），計算出頻率，用LED數碼管顯示出來。
上傳時間： 2014-12-02
上傳用戶：黑漆漆
2.1 設計總要求 2.1.1 實驗計算機的外設需求 該實驗計算機具有鍵盤和打印機兩種外部設備。外設和內存統一操作指令，程序查詢法使用外設。 2.1.2實驗計算機運算器結構 運算器采用單累加器多通用寄存器結構 2.1.3實驗計算機功能和用途 能執行鍵盤輸入的奇數i (i=1-255)回打出來并存入100H號開始的內存單元中。
上傳時間： 2016-07-30
上傳用戶：wff
蜂鳴器唱《祝你平安》 * * ********************************************************************************/ SPK bit P2.3 ORG 0000H LJMP START ORG 000BH INC 20H 中斷服務,中斷計數器加1 MOV TH0,#0D8H MOV TL0,#0EFH 12M晶振，形成10毫秒中斷
標簽： 蜂鳴器
上傳時間： 2014-11-08
上傳用戶：bruce5996
CS1150中文用戶手冊：CS1150是低功耗模數轉換芯片。有效分辨率17位，輸出24位 數據。工作電壓2.7V~5.5V、集成50Hz、60Hz陷波、128倍增益放大器、參考電壓為 0.1V～5V、集成SPI接口。可以廣泛使用在工業控制、量重、液體/氣體化學分析、 血液分析、智能發送器、便攜測量儀器領域。 目 錄： 1 CS1150功能說明. 1.1 CS1150主要功能特性. 1.2 應用場合. 1.3 功能描述. 2 芯片絕對最大極限值. 2.1 CS1150數字邏輯特性. 2.2 CS1150的管腳和封裝. 2.3 CS1150時序. 3 CS1150功能模塊描述. 3.1.可選增益放大器. 3.2.調制器. 3.3 外接參考電壓. 3.4 時鐘單元. 3.5 數字濾波器. 3.6 串行總線接口. 3.6.1 片選信號. 3.6.2 串行時鐘. 3.6.3 數據輸入輸出. 4 CS1150的封裝. 圖 清 單： 圖1 CS1150原理框圖、特性說明. 圖2 CS1150管腳圖. 圖3 CS1150時序圖. 圖4 外部晶振連接圖. 表 清 單： 表1 CS1150極限值. 表2 CS1150數字邏輯特性. 表3 CS1150管腳描述. 表4 AVDD=5V時CS1150電氣特性. 表5 CS1150時序表. 表6 調制器采樣頻率表.
上傳時間： 2016-08-28
上傳用戶：linlin
根據freescale XXDZ60的多用途時鐘發生器的設置原理，FEI->PEE模式變化的寄存器設置，總線頻率由外部晶振的4M調整為10M MCGOUT
上傳時間： 2016-09-01
上傳用戶：gaojiao1999
電子秒表的設計 1、用系統8253定時器提供的55ms定時單位，設計秒表定時程序。 2、有關系統定時方法： PC機系統中的8253定時器0工作于方式3，外部提供一個時鐘作為CLK信號, 頻率：f=1.1931816MHz。 定時器0輸出方波的頻率:fout=1.1931816/65536=18.2Hz。 輸出方波的周期Tout=1/18.2=54.945ms。8253A每隔55ms引起一次中斷
上傳時間： 2014-06-21
上傳用戶：lhw888
