4路無線遙控開關(guān)電路圖與工作原理,省得再去尋找,現(xiàn)成照做就ok。
標(biāo)簽: 無線遙控 開關(guān)電路圖 工作原理
上傳時間: 2013-06-13
上傳用戶:youlongjian0
多路電壓采集系統(tǒng)一、實驗?zāi)康模保煜た删幊绦酒珹DC0809,8253的工作過程,掌握它們的編程方法。2.加深對所學(xué)知識的理解并學(xué)會應(yīng)用所學(xué)的知識,達(dá)到在應(yīng)用中掌握知識的
上傳時間: 2013-06-30
上傳用戶:cursor
隨著信號處理技術(shù)的進(jìn)步和電子技術(shù)的發(fā)展,雷達(dá)信號偵察接收機(jī)逐漸從模擬體制向數(shù)字體制轉(zhuǎn)變。軟件無線電概念的提出,促使雷達(dá)偵察接收機(jī)朝大帶寬、全截獲方向發(fā)展,現(xiàn)有的串行信號處理體制已經(jīng)很難滿足系統(tǒng)要求。FPGA器件的出現(xiàn),為實現(xiàn)寬帶雷達(dá)信號偵察數(shù)字接收機(jī)提供了硬件支持。 本文結(jié)合FPGA芯片特點,在前人研究基礎(chǔ)上,從算法和硬件實現(xiàn)兩方面,對雷達(dá)信號偵察數(shù)字接收機(jī)若干關(guān)鍵技術(shù)進(jìn)行了研究和創(chuàng)新,主要研究內(nèi)容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設(shè)計聯(lián)合仿真技術(shù)。這種聯(lián)合仿真技術(shù),大大提高了基于FPGA的雷達(dá)信號偵察數(shù)字接收機(jī)的設(shè)計效率。 2)給出了一種基于FFT/IFFT的寬帶數(shù)字正交變換算法,并將該算法在FPGA中進(jìn)行了硬件實現(xiàn),設(shè)計可對600MHz帶寬內(nèi)的輸入信號進(jìn)行實時正交變換。 3)提出了一種全并行結(jié)構(gòu)FFT的FPGA實現(xiàn)方案,并將其在FPGA芯片中進(jìn)行了硬件實現(xiàn),設(shè)計能夠在一個時鐘周期內(nèi)完成32點并行FFT運算,滿足了數(shù)字信道化接收機(jī)對數(shù)據(jù)處理速度的要求。 4)提出了一種自相關(guān)信號檢測FPGA實現(xiàn)方案,通過改變FIFO長度改變自相關(guān)運算點數(shù),實現(xiàn)了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷,降低了虛警概率,提高了檢測結(jié)果的可靠性。 5)在單通道自相關(guān)信號檢測算法基礎(chǔ)上,提出采用三路并行檢測,每路采用不同的相關(guān)點數(shù)和檢測門限,再綜合考慮三路檢測結(jié)果,得到最終檢測結(jié)果。給出了算法FPGA實現(xiàn)過程,并對設(shè)計進(jìn)行了聯(lián)合時序仿真,提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進(jìn)行插值的快速高精度頻率估計方法,并將該算法在FPGA硬件中進(jìn)行了實現(xiàn)。通過利用FFT運算后的實/虛部最大值進(jìn)行插值,降低了硬件資源消耗、縮短了運算延遲。 7)結(jié)合4)、5)、6)中的研究成果,完成了對雷達(dá)脈沖信號到達(dá)時間、終止時間、脈沖寬度和脈沖頻率的估計,最終在一塊FPGA芯片內(nèi)實現(xiàn)了一個精簡的雷達(dá)信號偵察數(shù)字接收機(jī),并在微波暗室中進(jìn)行了測試。
標(biāo)簽: FPGA 雷達(dá)信號 數(shù)字接收機(jī)
上傳時間: 2013-06-13
上傳用戶:Divine
數(shù)字信號處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。常用的實現(xiàn)高速數(shù)字信號處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實現(xiàn)能力強(qiáng)、速度快、設(shè)計靈活性好等眾多優(yōu)點,尤其在并行信號處理能力方面比DSP更具優(yōu)勢。在信號處理領(lǐng)域,經(jīng)常需要對多路信號進(jìn)行采集和實時處理,為解決這一問題,本文設(shè)計了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。 本文首先介紹數(shù)字信號處理系統(tǒng)的組成和數(shù)字信號處理的優(yōu)點,然后通過FFT算法的比較選擇和硬件實現(xiàn)方案的比較選擇,進(jìn)行總體方案的設(shè)計。在硬件方面,特別討論了信號調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計方案和硬件電路實現(xiàn)方法。信號處理單元的設(shè)計以Xilinx ISE為軟件平臺,采用VHDL和IP核的方法,設(shè)計了時鐘產(chǎn)生模塊、數(shù)據(jù)滑動模塊、FFT運算模塊、求模運算模塊、信號控制模塊,完成信號處理單元的設(shè)計,并采用ModelSim仿真工具進(jìn)行相關(guān)的時序仿真。最后利用MATLAB對設(shè)計進(jìn)行驗證,達(dá)到技術(shù)指標(biāo)要求。
標(biāo)簽: 同步數(shù)據(jù)采集 處理系統(tǒng)
上傳時間: 2013-07-07
上傳用戶:小火車?yán)怖怖?/p>
隨著數(shù)字時代的到來,信息化程度的不斷提高,人們相互之間的信息和數(shù)據(jù)交換日益增加。正交幅度調(diào)制器(QAM Modulator)作為一種高頻譜利用率的數(shù)字調(diào)制方式,在數(shù)字電視廣播、固定寬帶無線接入、衛(wèi)星通信、數(shù)字微波傳輸?shù)葘拵ㄐ蓬I(lǐng)域得到了廣泛應(yīng)用。 近年來,集成電路和數(shù)字通信技術(shù)飛速發(fā)展,F(xiàn)PGA作為集成度高、使用方便、代碼可移植性等優(yōu)點的通用邏輯開發(fā)芯片,在電子設(shè)計行業(yè)深受歡迎,市場占有率不斷攀升。本文研究基于FPGA與AD9857實現(xiàn)四路QAM調(diào)制的全過程。FPGA實現(xiàn)信源處理、信道編碼輸出四路基帶I/Q信號,AD9857實現(xiàn)對四路I/Q信號的調(diào)制,輸出中頻信號。本文具體內(nèi)容總結(jié)如下: 1.介紹國內(nèi)數(shù)字電視發(fā)展?fàn)顩r、國內(nèi)國際的數(shù)字電視標(biāo)準(zhǔn),并詳細(xì)介紹國內(nèi)有線電視的系統(tǒng)組成及QAM調(diào)制器的發(fā)展過程。 2.研究了QAM調(diào)制原理,其中包括信源編碼、TS流標(biāo)準(zhǔn)格式轉(zhuǎn)換、信道編碼的原理及AD9857的工作原理等。并著重研究了信道編碼過程,包括能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼等。 3.深入研究了基于FPAG與AD9857電路設(shè)計,其中包括詳細(xì)研究了FPGA與AD9857的電路設(shè)計、在allegro下的PCB設(shè)計及光繪文件的制作,并做成成品。 4.簡單介紹了FPGA的開發(fā)流程。 5.深入研究了基于FPAG代碼開發(fā),其中主要包括I2C接口實現(xiàn),ASI到SPI的轉(zhuǎn)換,信道編碼中的TS流包處理、能量擴(kuò)散、RS編碼、數(shù)據(jù)交織、星座映射與差分編碼的實現(xiàn)及AD9857的FPGA控制使其實現(xiàn)四路QAM的調(diào)制。 6.介紹代碼測試、電路測試及系統(tǒng)指標(biāo)測試。 最終系統(tǒng)指標(biāo)測試表明基于FPGA與AD9857的四路DVB-C調(diào)制器基本達(dá)到了國標(biāo)的要求。
上傳時間: 2013-07-05
上傳用戶:leehom61
針對當(dāng)前市場上流行的高性能三相信號發(fā)生器價格昂貴,性價比低的問題。本課題開發(fā)了一種輸出精度較高,價格低廉的三相六路信號發(fā)生器。其中三路輸出為電壓信號,另外三路輸出為電流信號,從而模擬三相交流電,應(yīng)用于儀器的校...
上傳時間: 2013-05-19
上傳用戶:時代電子小智
關(guān)于濾波電容_去耦電容_旁路電容作用經(jīng)典講述!
上傳時間: 2013-04-24
上傳用戶:suxuan110425
采用FPGA通過BT_656接口實現(xiàn)傳輸4路視頻流的方法
上傳時間: 2013-08-12
上傳用戶:壞壞的華仔
采用Altera公司的FPGA芯片,在MAX+plus II軟件平臺上實現(xiàn)多路HDLC電路
標(biāo)簽: Altera FPGA HDLC plus
上傳時間: 2013-08-16
上傳用戶:ommshaggar
一個關(guān)于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線
上傳時間: 2013-08-20
上傳用戶:jiiszha
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1