基于FPGA的恒虛警(CFAR)算法
上傳時間： 2022-07-08
上傳用戶：
雷達信號處理是雷達系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列(FPGA)在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達信號處理中也占據(jù)了重要地位。 針對雷達信號處理的設(shè)計與實現(xiàn)，本文在以下兩個方面展開研究： 一方面以線性調(diào)頻信號(LFM)為例，分別對幾種基本的雷達信號處理，如正交相干檢波、脈沖壓縮、動目標(biāo)顯示(MTI)/動目標(biāo)檢測(MTD)和恒虛警(CFAR)詳細地闡述了其原理，在此基礎(chǔ)上給出了其經(jīng)常采用的實現(xiàn)方法，并在MATLAB環(huán)境中對各個環(huán)節(jié)進行了參數(shù)化仿真，詳盡地給出了各環(huán)節(jié)的仿真波形圖。針對仿真結(jié)果，直觀形象地說明了不同實現(xiàn)方法的優(yōu)劣。 另一方面結(jié)合MATLAB仿真結(jié)果，給出利用FPGA實現(xiàn)雷達信號處理的方案。在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的IP核的調(diào)用，并與VHDL語言相結(jié)合，完成雷達信號處理的FPGA實現(xiàn)。
標(biāo)簽： FPGA 雷達信號 處理系統(tǒng)
上傳時間： 2013-06-08
上傳用戶：qweqweqwe
國外信號完整性的經(jīng)典之作，中文譯本 本書全面論述了信號完警性問題，主要講述了信號完整性和物理設(shè)概念，帶寬、電感和特性阻抗的實質(zhì)含義，電阻、電容、電感和阻擾的相關(guān)分析，解決信號完整性問題的四個實用技術(shù)手段，物理互連世計對信號完格性的影響，數(shù)學(xué)推導(dǎo)背后隱藏的解決方案，以及改進信號完整推薦的設(shè)計準(zhǔn)則等。該書與其他大多數(shù)同類書籍相比更強調(diào)直觀理解、實用工具和工程實踐，它以入門式的切入方式，使得讀者很容易認識到物理互連影響電氣性能的實質(zhì)，從而可以盡快掌握信號完整性設(shè)計技術(shù)。本書作者以實踐專家的視角指出了造成信號完整性問題的根源，特別給出了在設(shè)計前期階段的問題解決方案，這是面向電子工業(yè)界的設(shè)技工程師和產(chǎn)品負責(zé)人的一本具有實用價值的參考書，其目的在于幫助也們在信號完整性問題出現(xiàn)之前能提前發(fā)現(xiàn)并及早加以解決，同時也可作為相關(guān)專業(yè)水本科生及研究生的教學(xué)指導(dǎo)用書
上傳時間： 2013-04-24
上傳用戶：bangbangbang
雷達信號處理是雷達系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列（FPGA）在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達信號處理中也占據(jù)了重要地位。 針對脈壓雷達信號處理的FPGA實現(xiàn)，本文在以下幾個方面展開研究： 首先對幾種主要的脈沖壓縮信號進行了詳細的分析，得出了各種信號的特點及其處理方式；并比較了各種方式的優(yōu)缺點。 其次對幾種基本的雷達信號處理如脈沖壓縮、動目標(biāo)檢測（MTD）、恒虛警（CFAR）等詳細地闡述了其原理；列舉了各種信號處理經(jīng)常采用的實現(xiàn)方法，對各種方法進行了比較研究；并針對線性調(diào)頻信號在MATLAB環(huán)境中對雷達回波信號處理進行仿真。 接下來，在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的免費IP核的調(diào)用，并與VHDL語言相結(jié)合，進行雷達信號處理的FPGA實現(xiàn)。
標(biāo)簽： FPGA 雷達信號處理 系統(tǒng)設(shè)計
上傳時間： 2013-06-24
上傳用戶：lingzhichao
發(fā)光二極體(Light Emitting Diode, LED)為半導(dǎo)體發(fā)光之固態(tài)光源。它成為具省電、輕巧、壽命長、環(huán)保(不含汞)等優(yōu)點之新世代照明光源。目前LED已開始應(yīng)用於液晶顯示
上傳時間： 2013-04-24
上傳用戶：王慶才
隨著信息技術(shù)的飛速發(fā)展，人們對數(shù)據(jù)采集、信號處理的要求越來越高：不僅要求高速、高精度和高實時，還要求數(shù)據(jù)采集，處理設(shè)備便攜化、網(wǎng)絡(luò)化和智能化，并具有友好的人機界面。傳統(tǒng)的8/16位單片機因資源極度受限，難以滿足上述要求；而傳統(tǒng)的信號處理過程都是依賴于PC完成，則存在著安裝麻煩、價格昂貴且電磁兼容性差等缺點。 嵌入式系統(tǒng)是一個快速發(fā)展的領(lǐng)域，嵌入式系統(tǒng)的研究內(nèi)容涉及到計算機學(xué)科的各個方面。將嵌入式系統(tǒng)引入雷達信號處理系統(tǒng)，能極大的提高系統(tǒng)的實時性和靈活性。本文的研究正是基于ARM的雷達信號處理系統(tǒng)。 本文在對線性調(diào)頻連續(xù)波雷達測速測距研究的基礎(chǔ)上，討論了一種軟硬件配置靈活、結(jié)構(gòu)精簡的雷達信號處理系統(tǒng)，其硬件平臺以ARM處理器，可編程邏輯器件FPGA，和DSP為核心，擴展了UART、LCD、網(wǎng)口、IDE、觸摸屏、PS/2和USB等外圍接口，可實現(xiàn)對線性調(diào)頻連續(xù)波雷達回波信號進行數(shù)據(jù)采集、脈沖壓縮、恒虛警檢測、航跡相關(guān)，航跡顯示等處理，相關(guān)數(shù)據(jù)的存儲。在軟件設(shè)計方面，完成Bootloader，Linux2.4操作系統(tǒng)在系統(tǒng)上的移植，在此基礎(chǔ)上對實現(xiàn)了對網(wǎng)口、IDE、LCD等模塊的驅(qū)動程序編寫，并在MiniGUI上進行基于顯示終端需求的圖形用戶界面開發(fā)。
標(biāo)簽： ARM 雷達信號 處理系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：Shoen
在船舶交管系統(tǒng)中，雷達信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實時性很高，大約要在一個距離單元的時間(0.05-0.1us)內(nèi)完成。雜波處理如恒虛警處理本身比較復(fù)雜，這類處理過程又要求快速，圖像顯示系統(tǒng)要求及時的把接收到的雷達方位數(shù)據(jù)從極坐標(biāo)轉(zhuǎn)換成直角坐標(biāo)。在軟件上實現(xiàn)這些算法雖然精度可以達到，但是實時性問題不能滿足。因此這類問題多采用高速專用數(shù)字設(shè)備來實現(xiàn)。FPGA在數(shù)字信號處理領(lǐng)域有非常廣闊的應(yīng)用前景，以其優(yōu)良的性能在數(shù)字信號處理中發(fā)揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實現(xiàn)一些函數(shù)和運算。針對以上幾點，本文提出了利用CORDIC算法，基于FPGA來實現(xiàn)雷達信號處理和圖像顯示的算法研究，用硬件來實現(xiàn)正弦、余弦、正切、乘法、除法、指數(shù)和對數(shù)等基本函數(shù)和運算，把他們設(shè)計成為可重用的IP core，這樣可以滿足實時性和精度的問題。從而在將來的算法研究中方便的調(diào)用，這樣在算法研究中可以節(jié)約大量的時間，在一定程度上降低研究的難度。 圍繞雷達信號處理和圖像顯示，本次課題設(shè)計主要做了如下工作： 1．對CORDIC算法進行分析和研究，以及它在雷達信號處理和圖像顯示中的影響。 2．成功用硬件描述語言在Xilinx公司軟件ISE的環(huán)境下編寫代碼，在Synplify和Modelsim上做了綜合和仿真。 3．對實驗結(jié)果進行精度和速度分析。 4．對雷達信號處理和圖像顯示的相關(guān)算法進行分析和研究。 5．從實例分析IP core的特點，對算法研究的影響和IP core在雷達信號處理和圖像顯示中的應(yīng)用。 最終在實踐環(huán)節(jié)，成功利用CORDIC算法，在FPGA上實現(xiàn)可重用的IP core，這些IP core能夠以很高的精度實現(xiàn)一些基本函數(shù)和運算，在雷達信號處理與圖像顯示中起到很大的作用。
上傳時間： 2013-07-16
上傳用戶：steele
隨著信號處理技術(shù)的進步和電子技術(shù)的發(fā)展，雷達信號偵察接收機逐漸從模擬體制向數(shù)字體制轉(zhuǎn)變。軟件無線電概念的提出，促使雷達偵察接收機朝大帶寬、全截獲方向發(fā)展，現(xiàn)有的串行信號處理體制已經(jīng)很難滿足系統(tǒng)要求。FPGA器件的出現(xiàn)，為實現(xiàn)寬帶雷達信號偵察數(shù)字接收機提供了硬件支持。 本文結(jié)合FPGA芯片特點，在前人研究基礎(chǔ)上，從算法和硬件實現(xiàn)兩方面，對雷達信號偵察數(shù)字接收機若干關(guān)鍵技術(shù)進行了研究和創(chuàng)新，主要研究內(nèi)容包括以下幾個方面。 1)給出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的兩種FPGA設(shè)計聯(lián)合仿真技術(shù)。這種聯(lián)合仿真技術(shù)，大大提高了基于FPGA的雷達信號偵察數(shù)字接收機的設(shè)計效率。 2)給出了一種基于FFT/IFFT的寬帶數(shù)字正交變換算法，并將該算法在FPGA中進行了硬件實現(xiàn)，設(shè)計可對600MHz帶寬內(nèi)的輸入信號進行實時正交變換。 3)提出了一種全并行結(jié)構(gòu)FFT的FPGA實現(xiàn)方案，并將其在FPGA芯片中進行了硬件實現(xiàn)，設(shè)計能夠在一個時鐘周期內(nèi)完成32點并行FFT運算，滿足了數(shù)字信道化接收機對數(shù)據(jù)處理速度的要求。 4)提出了一種自相關(guān)信號檢測FPGA實現(xiàn)方案，通過改變FIFO長度改變自相關(guān)運算點數(shù)，實現(xiàn)了弱信號檢測。提出通過二次門限處理來消除檢測脈沖中的毛刺和凹陷，降低了虛警概率，提高了檢測結(jié)果的可靠性。 5)在單通道自相關(guān)信號檢測算法基礎(chǔ)上，提出采用三路并行檢測，每路采用不同的相關(guān)點數(shù)和檢測門限，再綜合考慮三路檢測結(jié)果，得到最終檢測結(jié)果。給出了算法FPGA實現(xiàn)過程，并對設(shè)計進行了聯(lián)合時序仿真，提高了檢測性能。 6)給出了一種利用FFT變換后的兩根最大譜線進行插值的快速高精度頻率估計方法，并將該算法在FPGA硬件中進行了實現(xiàn)。通過利用FFT運算后的實/虛部最大值進行插值，降低了硬件資源消耗、縮短了運算延遲。 7)結(jié)合4)、5)、6)中的研究成果，完成了對雷達脈沖信號到達時間、終止時間、脈沖寬度和脈沖頻率的估計，最終在一塊FPGA芯片內(nèi)實現(xiàn)了一個精簡的雷達信號偵察數(shù)字接收機，并在微波暗室中進行了測試。
標(biāo)簽： FPGA 雷達信號 數(shù)字接收機
上傳時間： 2013-06-13
上傳用戶：Divine
雷達信號處理是雷達系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列(FPGA)在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達信號處理中也占據(jù)了重要地位。 針對雷達信號處理的設(shè)計與實現(xiàn)，本文在以下兩個方面展開研究： 一方面以線性調(diào)頻信號(LFM)為例，分別對幾種基本的雷達信號處理，如正交相干檢波、脈沖壓縮、動目標(biāo)顯示(MTI)/動目標(biāo)檢測(MTD)和恒虛警(CFAR)詳細地闡述了其原理，在此基礎(chǔ)上給出了其經(jīng)常采用的實現(xiàn)方法，并在MATLAB環(huán)境中對各個環(huán)節(jié)進行了參數(shù)化仿真，詳盡地給出了各環(huán)節(jié)的仿真波形圖。針對仿真結(jié)果，直觀形象地說明了不同實現(xiàn)方法的優(yōu)劣。 另一方面結(jié)合MATLAB仿真結(jié)果，給出利用FPGA實現(xiàn)雷達信號處理的方案。在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的IP核的調(diào)用，并與VHDL語言相結(jié)合，完成雷達信號處理的FPGA實現(xiàn)。
標(biāo)簽： FPGA 雷達信號 處理系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：ylwleon
·目 錄第一篇 良弓之子，必學(xué)為箕(框架) ~禮記.學(xué)記~第 1 章 認識應(yīng)用框架, 141.1 何謂應(yīng)用框架1.2 框架的起源1.3 框架的分層1.4 框架的「無用之用」效果1.5 框架與OS 之關(guān)係：常見的迷思第 2 章 應(yīng)用框架魅力的泉源：反向溝通, 312.1 前言2.2 認識反向溝通2.3 主
標(biāo)簽： Android 架構(gòu) 程式設(shè)計
上傳時間： 2013-05-23
上傳用戶：181992417
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
