DAC34H84 是一款由德州儀器（TI）推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數(shù)模轉(zhuǎn)換器。支持625MSPS 的數(shù)據(jù)率，可用于寬帶與多通道系統(tǒng)的基站收發(fā)信機(jī)。由于無(wú)線通信技術(shù)的高速發(fā)展與各設(shè)備商基站射頻拉遠(yuǎn)單元（RRU/RRH）多種制式平臺(tái)化的要求，目前收發(fā)信機(jī)單板支持的發(fā)射信號(hào)頻譜越來(lái)越寬，而中頻頻率一般沒(méi)有相應(yīng)提高，所以中頻發(fā)射DAC 發(fā)出中頻（IF）信號(hào)的二次諧波（HD2）或中頻與采樣頻率Fs 混疊產(chǎn)生的信號(hào)（Fs-2*IF）離主信號(hào)也越來(lái)越近，因此這些非線性雜散越來(lái)越難被外部模擬濾波器濾除。這些子進(jìn)行pcb設(shè)計(jì)布局，能取得較好的信號(hào)完整性效果，可以在pcb打樣后，更放心。這些雜散信號(hào)會(huì)降低發(fā)射機(jī)的SFDR 性能，優(yōu)化DAC 輸出的二次諧波性能也就變得越來(lái)越重要。
上傳時(shí)間： 2013-10-23
上傳用戶：lalalal
信號(hào)完整性是高速數(shù)字系統(tǒng)中要解決的一個(gè)首要問(wèn)題之一，如何在高速PCB 設(shè)計(jì)過(guò)程中充分考慮信號(hào)完整性因素,并采取有效的控制措施,已經(jīng)成為當(dāng)今系統(tǒng)設(shè)計(jì)能否成功的關(guān)鍵。在這方面，差分線對(duì)具有很多優(yōu)勢(shì)，比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩(wěn)定的可靠性等。目前，差分線對(duì)在高速數(shù)字電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，電路中最關(guān)鍵的信號(hào)往往都要采用差分線對(duì)設(shè)計(jì)。介紹了差分線對(duì)在PCB 設(shè)計(jì)中的一些要點(diǎn)，并給出具體設(shè)計(jì)方案。
上傳時(shí)間： 2014-12-24
上傳用戶：540750247
討論了高速PCB 設(shè)計(jì)中涉及的定時(shí)、反射、串?dāng)_、振鈴等信號(hào)完整性( SI)問(wèn)題,結(jié)合CA2DENCE公司提供的高速PCB設(shè)計(jì)工具Specctraquest和Sigxp,對(duì)一采樣率為125MHz的AD /DAC印制板進(jìn)行了仿真和分析,根據(jù)布線前和布線后的仿真結(jié)果設(shè)置適當(dāng)?shù)募s束條件來(lái)控制高速PCB的布局布線,從各個(gè)環(huán)節(jié)上保證高速電路的信號(hào)完整性。
上傳時(shí)間： 2013-11-06
上傳用戶：zhang97080564
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”P(pán)CB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時(shí)必須遵守的事項(xiàng), 否則SMT,DIP,裁板時(shí)無(wú)法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來(lái)應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時(shí)是偏移及置件不良的主因,故製造希望R&D及採(cǎi)購(gòu)在購(gòu)買(mǎi)異形零件時(shí)能顧慮製造的需求, 提高自動(dòng)置件的比例.
標(biāo)簽： LAYOUT PCB 設(shè)計(jì)規(guī)范
上傳時(shí)間： 2013-10-28
上傳用戶：zhtzht
第二部分：DRAM 內(nèi)存模塊的設(shè)計(jì)技術(shù)..............................................................143第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143第二章 內(nèi)存模塊的疊層設(shè)計(jì).............................................................................145第三章 內(nèi)存模塊的時(shí)序要求.............................................................................1493.1 無(wú)緩沖（Unbuffered）內(nèi)存模塊的時(shí)序分析.......................................1493.2 帶寄存器（Registered）的內(nèi)存模塊時(shí)序分析...................................154第四章 內(nèi)存模塊信號(hào)設(shè)計(jì).................................................................................1594.1 時(shí)鐘信號(hào)的設(shè)計(jì).......................................................................................1594.2 CS 及CKE 信號(hào)的設(shè)計(jì)..............................................................................1624.3 地址和控制線的設(shè)計(jì)...............................................................................1634.4 數(shù)據(jù)信號(hào)線的設(shè)計(jì)...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內(nèi)存模塊的功耗計(jì)算.............................................................................172第六章 實(shí)際設(shè)計(jì)案例分析.................................................................................178 目前比較流行的內(nèi)存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內(nèi)存采用阻抗受控制的串行連接技術(shù),在這里我們將不做進(jìn)一步探討，本文所總結(jié)的內(nèi)存設(shè)計(jì)技術(shù)就是針對(duì)SDRAM 而言(包括SDR 和DDR)。現(xiàn)在我們來(lái)簡(jiǎn)單地比較一下SDR 和DDR，它們都被稱(chēng)為同步動(dòng)態(tài)內(nèi)存，其核心技術(shù)是一樣的。只是DDR 在某些功能上進(jìn)行了改進(jìn)，所以DDR 有時(shí)也被稱(chēng)為SDRAM II。DDR 的全稱(chēng)是Double Data Rate，也就是雙倍的數(shù)據(jù)傳輸率，但是其時(shí)鐘頻率沒(méi)有增加，只是在時(shí)鐘的上升和下降沿都可以用來(lái)進(jìn)行數(shù)據(jù)的讀寫(xiě)操作。對(duì)于SDR 來(lái)說(shuō),市面上常見(jiàn)的模塊主要有PC100/PC133/PC166,而相應(yīng)的DDR內(nèi)存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。
標(biāo)簽： DRAM 內(nèi)存模塊 設(shè)計(jì)技術(shù)
上傳時(shí)間： 2014-01-13
上傳用戶：euroford
PCB LAYOUT 術(shù)語(yǔ)解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數(shù)零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設(shè)計(jì)之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：?jiǎn)巍㈦p層板之各層線路；多層板之上、下兩層線路及內(nèi)層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內(nèi)層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範(fàn)圍，不與零件腳相接。10. THERMAL PAD：多層板內(nèi)NEGATIVE LAYER 上必須零件腳時(shí)所使用之PAD，一般稱(chēng)為散熱孔或?qū)住?1. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應(yīng)相同。12. Moat : 不同信號(hào)的 Power& GND plane 之間的分隔線13. Grid : 佈線時(shí)的走線格點(diǎn)2. Test Point : ATE 測(cè)試點(diǎn)供工廠ICT 測(cè)試治具使用ICT 測(cè)試點(diǎn) LAYOUT 注意事項(xiàng):PCB 的每條TRACE 都要有一個(gè)作為測(cè)試用之TEST PAD(測(cè)試點(diǎn))，其原則如下：1. 一般測(cè)試點(diǎn)大小均為30-35mil，元件分布較密時(shí)，測(cè)試點(diǎn)最小可至30mil.測(cè)試點(diǎn)與元件PAD 的距離最小為40mil。2. 測(cè)試點(diǎn)與測(cè)試點(diǎn)間的間距最小為50-75mil，一般使用75mil。密度高時(shí)可使用50mil,3. 測(cè)試點(diǎn)必須均勻分佈於PCB 上，避免測(cè)試時(shí)造成板面受力不均。4. 多層板必須透過(guò)貫穿孔(VIA)將測(cè)試點(diǎn)留於錫爐著錫面上(Solder Side)。5. 測(cè)試點(diǎn)必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測(cè)率7. 測(cè)試點(diǎn)設(shè)置處:Setuppadsstacks
標(biāo)簽： layout design pcb 硬件工程師
上傳時(shí)間： 2013-10-22
上傳用戶：pei5
本文將接續(xù)介紹電源與功率電路基板，以及數(shù)字電路基板導(dǎo)線設(shè)計(jì)。寬帶與高頻電路基板導(dǎo)線設(shè)計(jì)a.輸入阻抗1MHz，平滑性(flatness)50MHz 的OP增幅器電路基板圖26 是由FET 輸入的高速OP 增幅器OPA656 構(gòu)成的高輸入阻抗OP 增幅電路，它的gain取決于R1、R2，本電路圖的電路定數(shù)為2 倍。此外為改善平滑性特別追加設(shè)置可以加大噪訊gain，抑制gain-頻率特性高頻領(lǐng)域時(shí)峰值的R3。圖26 高輸入阻抗的寬帶OP增幅電路圖27 是高輸入阻抗OP 增幅器的電路基板圖案。降低高速OP 增幅器反相輸入端子與接地之間的浮游容量非常重要，所以本電路的浮游容量設(shè)計(jì)目標(biāo)低于0.5pF。如果上述部位附著大浮游容量的話，會(huì)成為高頻領(lǐng)域的頻率特性產(chǎn)生峰值的原因，嚴(yán)重時(shí)頻率甚至?xí)驗(yàn)閒eedback 阻抗與浮游容量，造成feedback 信號(hào)的位相延遲，最后導(dǎo)致頻率特性產(chǎn)生波動(dòng)現(xiàn)象。此外高輸入阻抗OP 增幅器輸入部位的浮游容量也逐漸成為問(wèn)題，圖27 的電路基板圖案的非反相輸入端子部位無(wú)full ground設(shè)計(jì)，如果有外部噪訊干擾之虞時(shí)，接地可設(shè)計(jì)成網(wǎng)格狀(mesh)。圖28 是根據(jù)圖26 制成的OP 增幅器Gain－頻率特性測(cè)試結(jié)果，由圖可知即使接近50MHz頻率特性非常平滑，-3dB cutoff頻率大約是133MHz。
標(biāo)簽： PCB
上傳時(shí)間： 2013-11-13
上傳用戶：hebanlian
•1-1 傳輸線方程式 •1-2 傳輸線問(wèn)題的時(shí)域分析 •1-3 正弦狀的行進(jìn)波 •1-4 傳輸線問(wèn)題的頻域分析 •1-5 駐波和駐波比 •1-6 Smith圖 •1-7 多段傳輸線問(wèn)題的解法 •1-8 傳輸線的阻抗匹配
上傳時(shí)間： 2013-11-21
上傳用戶：laomv123
通過(guò)實(shí)驗(yàn)測(cè)試了硅能電池、閥控式鉛酸電池和超級(jí)電容的各項(xiàng)性能，分析了三種電池在運(yùn)行中與終端后備電源有關(guān)的特性；對(duì)比硅能電池與傳統(tǒng)閥控式鉛酸蓄電池特性，證實(shí)了硅能電池作為終端后備電源要強(qiáng)于鉛酸蓄電池；分析了超級(jí)電容作為終端后備電源的可行性，證實(shí)了超級(jí)電容在高低溫下均能達(dá)到很有效的容量保持率。針對(duì)蓄電池和超級(jí)電容的突出優(yōu)點(diǎn)，結(jié)合具體的終端應(yīng)用場(chǎng)合，給出了三種后備電源解決方案。
上傳時(shí)間： 2013-11-11
上傳用戶：jasonheung
為研究功率型鋰離子電池性能，對(duì)某35 Ah功率型鋰離子電池單體進(jìn)行了充放電特性試驗(yàn)和分析，由此獲得功率型電池在不同溫度和不同倍率下的充放電特性、內(nèi)阻特性和溫升特性。研究結(jié)果表明，低溫下電池的充放電內(nèi)阻較大，充放電性能衰減顯著；常溫下電池的內(nèi)阻較小，充放電溫升較小，大電流充放電的容量穩(wěn)定性好，質(zhì)量比能量高，作為電傳動(dòng)車(chē)輛主要或輔助動(dòng)力源具有良好的應(yīng)用前景。
上傳時(shí)間： 2013-11-13
上傳用戶：清風(fēng)冷雨
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
