GD32F103的移植說明和開發指南，幫助新手快速了解GD32F103芯片，縮短上手時間。本教程結合官方的用戶手冊以及固件庫例程，通過實際例程講解以及實驗現象來幫助讀者理解和使 用 GD32F130xx 這 個 系 列 的 芯 片 。 軟 件 平 臺 使 用 的 是 MDK-ARM 和 官 方 外 設 驅 動 庫 GD32F1x0_Firmware_Library_v3.1.0（庫函數開發），硬件使用技新 GD32F130G8U6 核心板 V1.0 和 GD-LINK 下載&調試器。 教程從開發平臺介紹、開發環境搭建、建立工程等基礎內容，到 GD13F130xx 外設應用，包括： GPIO應用、EXTI應用、CLK應用、USART 應用、TIMER 應用、I2C應用、SPI應用、ADC應用、FWDGT 應用和 WWDGT 應用等十大部分內容。外設應用部分的內容都配有源碼，并配合硬件平臺進行實驗講 解。教程面對的對象是具有一定的 MCU 編程基礎以及 C 語言基礎的，主旨是幫助開發者快速入門和快速 開發使用 GD32F130xx 系列產品。
標簽： gd32f103
上傳時間： 2022-06-18
上傳用戶：1208020161
隨著個人通信和移動通信技術在世界范圍內的迅猛發展，人們對移動通信的服務質量要求也越來越高.WCDMA（Wideband Code Division Multiple Access）作為第三代移動通信系統的三大標準之一，因為具有優良的通信質量和較高的頻譜利用率而被廣泛應用.在WCDMA接收機中，射頻前端電路占有重要的地位，其性能優劣直按影響著接收機的接收靈敏度以及后繼信號處理部分的性能.因此，進行WCDMA射頻電路的研究和設計具有重要的現實意義.天線和低噪聲放大器（LNA）是射頻（RF）接收機芯片的重要組成部分。本文在廣泛查閱國內、外參考文獻的基礎上，對微帶天線的寬頻帶技術和LNA的設計原理進行了深入地研究.綜合多種寬頻帶技術，本文采用L形探針饋電與雙E形槽貼片相結合的方法，提出了一款適合于WCDMA基站的寬頻帶微帶天線結構。利用電磁仿真軟件HFSS對該天線的性能進行了研究，研究了天線貼片尺寸對天線性能的影響。在此基礎上，優化設計了適用于WCDMA基站的寬頻帶微帶天線，并對其進行了加工、測試和分析，仿真和測試結果均表明，該天線-10dB回波損耗帶寬為520MHz，天線在2GHz的增益為7.88dBi，滿足WCDMA基站的要求.另外，本文還根據WCDMA基站對LNA性能的要求，利用仿真軟件ADS（Advanced Design System）設計了一款高線性的兩級平衡低噪聲放大器，給出了電路原理圖，并制作了版圖，結果表明，該低噪聲放大器在1.92GH2~1.98GHz頻段增益不低于30dB，噪聲系數小于1dB，滿足WCDMA的要求，具有一定的實用價值。
上傳時間： 2022-06-20
上傳用戶：
隨著現代移動通信系統在全球商用化的快速推進與蓬勃發展，以及通信系統日益增長的高速多媒體數據業務需求，新一代移動通信系統需要更多更先進的技術來實現更高的傳輸速率和系統容量，目前世界各國已將研究重點轉入第四代移動通信系統的研究和開發。第三代合作伙伴計劃（3GPP）通用移動通信系統技術的長期演進（LTE）作為第四代移動通信系統的主要研究技術方向，具有高速率、高系統容量、良好兼容性、應用更多先進技術等特點。基站收發機在移動通信系統中特別是LTE基站中起著十分重要的作用，也是基站重要功能組成部分之一。收發機的射頻性能直接決定了基站通信質量以及能否正常運行，在正常使用過程中，基站與其他通信設備之間是否互相影響與相互間是否造成干擾也是收發機射頻應用部分重點關注的問題之一。本課題將通過完成基站射頻收發機項目的研發和應用，包括頻分雙工（FDD）LTE基站射頻系統測試與調試，對射頻收發模塊關鍵技術指標與電路進行研究，對收發鏈路重要參數進行說明，并分析測試原理與意義，介紹測試系統與平臺、測試方法和技術要點。在本文研究過程中，主要包括三個方面的工作：1）介紹FDD LTE基站收發模塊系統的基本結構，并對其關鍵技術進行研究，比如收發射頻鏈路，數字預失真等。
上傳時間： 2022-06-20
上傳用戶：fliang
華為WCDMA全網解決方案:本章首先介紹WCDMA系統不同版本之間演進過程，使讀者對WCDMA制式有總體的認識；接著從具體的網絡建設角度出發，介紹了華為WCDMA全網解決方案。 10.1 WCDMA演進概述 10.1.1 標準進展概述 WCDMA技術從出現以來逐漸演進發展為R99/R4/R5/R6等多個階段，其中R99協議于2000年3月(3GPP官方說法是1999年12月)凍結功能，經過兩年時間的完善，協議已經成熟；R4協議于2001年3月凍結功能，協議已經穩定。R5協議于2002年3月 （部分功能6月）凍結功能。R6協議預計在2004年12月左右凍結功能。 圖10-1 3G協議的發展趨勢 WCDMA系統相對于GSM網絡和GPRS網絡來說，一個最重要的變化就是無線網絡的改變。WCDMA網絡中，使用無線接入系統RAN來取代了GSM中的基站子系統BSS。 R99版本的WCDMA核心網從網絡形態上來說，可以看作是GSM的核心網絡和GPRS的核心網絡的組合。也即R99的核心網絡分為電路域和分組域。電路域與GSM的核心網構造基本相同，分組域與GPRS的核心網構造基本相同。 R4版本的核心網絡相對于R99版本來說，最大的變化就在于R99核心網電路域中MSC網元的功能在R4版本中由MSC Server和MGW來完成。其中MSC Server處理信令，MGW處理話音。分組域沒有什么變化。具體可參見第三章系統結構的相關內容。 R4協議的核心網絡具有TDM和IP兩種組網方式。采用TDM方式組網時，R4網絡的網絡規劃建設與R99網絡有不少相近之處。比如在建設匯接網絡、信令網絡等方面，很多考慮都是相同的。采用IP方式組網的時候，R4的網絡規劃建設則與R99有了不小的區別。 R5版本的核心網絡相對于R4版本來說，多了一個IMS（IP多媒體子系統）域，增加了相應的設備和接口；電路域和分組域的網絡結構則沒有什么大變化。同時由于網絡功能的增強，部分設備功能也進行了升級。
上傳時間： 2013-07-24
上傳用戶：13517191407
近年來，近距離無線傳輸技術是發展最快、最引入注目的技術，而ZigBee恰恰是填補了低速率無線通信技術的空缺，與其他標準在應用上相得益彰。它專注于近距離傳輸，成本低、同時入門檻也低，雖然其出現較晚，但目前已經得到人們越來越多的關注，成為無線技術研究的一個新熱點。 本文在詳細分析了傳統的抄表方式和無線抄表系統的發展狀況以及相關的無線數據傳輸技術的基礎上，提出了基于ZigBee技術的無線抄表系統的方案。論文在研究ZigBee組網技術的基礎上，設計了基于ZigBee開發平臺的無線嵌入式抄表系統，編寫了相應的軟件，完成了相應的調試和分析，并進行了系統的可靠性、實時性和安全性等問題分析。為了減少系統由于節點路由而造成的功耗損耗過大的問題，本文在組網應用過程中采用Tree+AODVjr的路由算法，從而保持系統能夠保持較小功耗的情況下進行數據的多跳路由，同時以ARM S3C2410為核心實現了基站設計，實現小區電表數據的集中采集，并通過GPRS/GSM模塊實現基站和抄表中心的數據傳輸和實時控制，在此基礎上，對抄表系統軟件也進行了相應的設計。 通過單點對單點、星形網絡數據傳輸實驗，取得了相應的實驗數據，對于協議的特點、系統可靠性和功耗情況有了整體把握，為今后ZigBee技術的進一步研究和應用打下了堅實基礎。 實驗結果顯示，本文提出的方案切實可行，并且采用ZigBee技術具有節約資源、操作方便、可靠性高而且易于管理等特點，基站和系統利用較為成熟的GPRS/GSM網絡技術進行通訊，既滿足了實時性要求，又降低了成本。
上傳時間： 2013-06-27
上傳用戶：kjgkadjg
同步是移動通信領域中的關鍵技術，是保障通信初始和進行的必要過程，對系統的性能影響重大。縱觀移動通信系統的發展史，同步技術自始至終都是人們研究的熱點。 @@ WCDMA作為第三代移動通信無線接口標準之一，已經在全世界范圍內得到了商用。小區搜索是WCDMA的重要物理層過程，是實現下行移動臺和基站間同步的重要手段。 @@ 作為ASIC領域的一種半定制電路，現場可編程門陣列（FPGA）既解決了全定制電路不能修改的不足，又解決了原有可編程器件容量有限的問題。FPGA以其強大的現場可編程能力和開發速度優勢，逐漸成為ASIC電路中設計周期最短、開發費用最低、風險最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的實現與驗證是具有理論和現實意義的。本文首先介紹了WCDMA物理層基礎，接著詳細討論了WCDMA主同步、輔同步和導頻同步的原理，介紹了前兩步同步的改進型算法和證明，并和傳統相關算法在資源和實現復雜度方面進行了比較，給出了下行同步的浮點仿真結果和分析。之后，深入討論了下行同步的FPGA （V4-SX-35）實現方案、運算流程和模塊間的接口設計。最后，介紹了下行同步的FPGA驗證方法。 @@ 本文較為深入的討論了WCDMA下行同步的算法和FPGA實現方案，給出了理論分析和仿真、實驗結果。并在低復雜度和資源開銷條件下，完成了FPGA的硬件設計和片上測試，達到了系統的性能指標。 @@關鍵詞：WCDMA；同步；小區搜索；FPGA
上傳時間： 2013-04-24
上傳用戶：wsm555
隨著TD—SCDMA技術的不斷發展，TD—SCDMA系統產品也逐步成熟并隨之完善。產品家族日益豐富，室內型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產品逐步問世，可以滿足不同場景的建網需求。而分布式基站(BBU+RRU)越來越多地受到業界的關注和重視。 本文主要從TD—SCDMA頻點拉遠系統(RRU)和軟件無線電技術的發展入手，重點研究TD—SCDMA頻點拉遠系統的FPGA設計與實現。TD—SCDMA通信系統通過靈活分配不同的上下行時隙，實現業務的不對稱性，但是多路數字中頻所構成的系統成本高和控制的復雜性，以及TDD雙工模式下，系統的峰均比隨時隙數增加而增加，對整個頻點拉遠系統的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統使用軟件無線電平臺，一方面軟件算法可以有效保證時隙分配的準確性，保證對前端控制器的開關控制，以及對上下行功率讀取計算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統的峰均比，有效降低系統對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關鍵技術以及FPGA實現，DUC主要由3倍FIR內插成型濾波器、2倍插值補償濾波器以及5級CIC濾波器級聯組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片FPGA實現，能很好提高RRU性能，減少其硬件結構，降低成本，降低功耗，增加外部環境的穩定性。
上傳時間： 2013-07-20
上傳用戶：rishian
隨著3G網絡建設的展開，移動用戶數量逐漸增加，用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中，基站成本在網絡投資中占有很大比例，并且基站選址是建網的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前，直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統一的協議規范，無法滿足系統廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數字化來解決這些問題。 本文正是以設計新型數字化直放站為目標，以實現數字中頻系統為研究重心，圍繞數字中頻的相關技術而展開研究。 文章介紹了數字直放站的研究背景和國內外的研究現狀，闡述了數字直放站系統的設計思想及總體實現框圖，并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹，涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現方案，最終利用FPGA實現了數字變頻模塊的設計。 在數字直放站系統中，降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構實現方式，并指出其中間級窄帶濾波器采用內插級聯的方式實現，最后整個算法在FPGA上實現。 在軟件無線電思想的指導下，本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準，完成了系統的仿真測試和實物測試。最后得出結論：該系統實現了WCDMA數字直放站數字中頻的基本功能，并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。
上傳時間： 2013-07-07
上傳用戶：林魚2016
數據采集系統是信號與信息處理系統中不可缺少的重要組成部分，同時也是軟件無線電系統中的核心模塊，在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求，并充分體現在高性能FPGA平臺上設計SOC系統的思路，本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁，發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計，并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上，充分利用FPGA中豐富的時序資源，如鎖相環PLL、觸發器，緩沖器FIFO、計數器等，能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上，采用FPGA片內存儲器。可根據系統需要隨時進行設置，并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上，采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制，可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上，通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互，從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面，充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI，實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性，并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。
上傳時間： 2013-07-09
上傳用戶：sdfsdfs
國外信號完整性的經典之作，中文譯本 本書全面論述了信號完警性問題，主要講述了信號完整性和物理設概念，帶寬、電感和特性阻抗的實質含義，電阻、電容、電感和阻擾的相關分析，解決信號完整性問題的四個實用技術手段，物理互連世計對信號完格性的影響，數學推導背后隱藏的解決方案，以及改進信號完整推薦的設計準則等。該書與其他大多數同類書籍相比更強調直觀理解、實用工具和工程實踐，它以入門式的切入方式，使得讀者很容易認識到物理互連影響電氣性能的實質，從而可以盡快掌握信號完整性設計技術。本書作者以實踐專家的視角指出了造成信號完整性問題的根源，特別給出了在設計前期階段的問題解決方案，這是面向電子工業界的設技工程師和產品負責人的一本具有實用價值的參考書，其目的在于幫助也們在信號完整性問題出現之前能提前發現并及早加以解決，同時也可作為相關專業水本科生及研究生的教學指導用書
上傳時間： 2013-04-24
上傳用戶：bangbangbang
