高性能ADC產品的出現，給混合信號測試領域帶來前所未有的挑戰。并行ADC測試方案實現了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現了基于FPGA的ADC并行測試方法。在閱讀相關文獻的基礎上，總結了常用ADC參數測試方法和測試流程。使用FPGA實現時域參數評估算法和頻域參數評估算法，并對2個ADC在不同樣本數條件下進行并行測試。 本研究通過在FPGA內部實現ADC測試時域算法和頻域算法相結合的方法來搭建測試系統，完成了音頻編解碼器WM8731L的控制模式接口、音頻數據接口、ADC測試時域算法和頻域算法的FPGA實現。整個測試系統使用Angilent33220A任意信號發生器提供模擬激勵信號，共用一個FPGA內部實現的采樣時鐘控制模塊。并行測試系統將WM8731.L片內的兩個獨立ADC的串行輸出數據分流成左右兩通道，并對其進行串并轉換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現了ADC參數的評估算法。在樣本數分別為128和4096的實驗條件下，對WM8731L片內2個被測.ADC并行地進行參數評估，被測參數包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數。實驗結果表明，通過在FPGA內配置2個獨立的參數計算模塊，可并行地實現對2個相同ADC的參數評估，減小單個ADC的平均測試時間。FPGA片內實時評估算法的實現節省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復制，就可實現多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統。
上傳時間： 2013-06-07
上傳用戶：gps6888
隨著科學技術水平的不斷提高，數字集成電路被廣泛應用。通用串行總線USB(Universal Serial Bus)是計算機與外圍設備互連的標準接口之一，是一種點對點的通信接口，可同時支持多個外圍設備。USB2.0規范的通信速率非常高，其峰值可達480Mbit/s，使得它已經成為目前最流行的外設接口標準。FPGA芯片是今后電子產品發展的趨勢，帶有USB接口的FPGA系統將有很好的市場需求和發展前景。 論文主要從研究FPGA的結構、Xilinx公司Spartan3F系列中的XC3S400的引腳功能、了解FPGA開發流程、熟悉USB2.0的通信協議以及驅動的一些基本知識入手，目的是完成帶有USB接口的FPGA的PCB板的制作和FPGA內部程序的編寫以及USB固件的開發。結合了Cypress公司的上位機，開發了基于USB接口的FPGA和PC機通信系統，能夠進行數據傳輸。論文研究了Xilinx的3S400芯片的內部結構和各個引腳的功能，設計了關于Xilinx的3S400最小系統電路圖，在Xilinx的FPGA的開發環境，編寫了FPGA的代碼。由于FPGA內嵌的USB2.0的內核價格昂貴，需要向生產FPGA的芯片廠商購買，因此論文選擇了外接USB芯片，雖然增加了PCB板的面積，但其開發成本較低，且技術成熟，大多數USB通信研究者進行廣泛研究。論文在詳細介紹了USB2.0的通信協議，Cypress公司生產的CY7C68013芯片的結構，以及其固件的開發基礎上，開發了基于FPGA的USB與PC機的通信系統，該通信系統可以和上位機進行點對點的數據傳輸，為大批量的數據通信產品的開發提供了研究和生產的基礎。
上傳時間： 2013-07-26
上傳用戶：xz85592677
·摘要： 基于DSP的在線式UPS智能監測系統,采用TMS320LF2407A實現.其ADC模塊采集UPS現場電壓、電流、負載等信息.EV捕獲單元捕獲市電,逆變器的頻率.SCI負責PC機與UPS現場的數據通訊,傳送UPS運行情況及參數.帶觸摸屏的NS320240A實現UPS現場實時監測.并用EEPROM保存記錄,由蜂鳴器對異常報警.
上傳時間： 2013-07-01
上傳用戶：VRMMO
·基于DSP的交流異步電機閉環矢量解耦控制系統
上傳時間： 2013-04-24
上傳用戶：cc111
圖像處理技術應用越來越廣泛，特別是工業檢測領域。然而，圖像處理技術應用的基礎是圖像的獲取，為了更加靈活地設計各種應用產品，本課題研究基于FPGA的面陣 CCD驅動傳輸電路設計，利用該電路能夠獲取高質量、高分辨率的圖像，為后續的圖像處理技術應用打下基礎。本文首先介紹了研究意義、CCD圖像傳感器的發展以及FPGA的產生與發展，接著提出了面陣CCD成像系統總體設計方案，然后針對關鍵電路的設計進行詳盡的分析和說明，這些電路包括時序發生電路、存儲器控制電路、USB接口電路以及電源調理電路。其中時序發生電路主要用于產生CCD正常工作所需的各種時序信號以及A/D變換芯片AD9824 所需的工作時序，這些時序都是由FPGA產生的，文中給出了FPGA邏輯設計的基本過程以及仿真波形。本系統采用SDRAM緩存圖像信號，為了完成SDRAM的寫入、讀出以及定時刷新，利用FPGA生成存儲器控制電路。系統采用USB接口與計算機通信，因此FPGA 中設計了相應邏輯電路與CY7C68013A USB接口芯片實現信號握手及數據通信，進而與 PC機通信。為了保證各個芯片正常工作，設計電源調理電路實現將輸入5V電源轉換成多種電壓向各個芯片供電。經過初步調試，并根據仿真結果判斷驅動傳輸電路基本達到設計要求。關鍵詞：FPGA，CCD，A/D變換，SDRAM，USB，驅動時序
上傳時間： 2013-04-24
上傳用戶：prczsf
·基于2410的MP3系統設計方案和原理圖
上傳時間： 2013-04-24
上傳用戶：sun_pro12580
·基于DSP的任意波形信號發生器的設計與實現
上傳時間： 2013-07-02
上傳用戶：asdfasdfd
·基于MATLAB的可視化凸輪曲線設計程序
上傳時間： 2013-07-28
上傳用戶：yerik
· 摘要： 本文根據交流電量以及DSP的特點,提出了基于TMS320LF2407的交流全電量采樣和計算方法,設計了采樣與監控系統的軟硬件,實現了實時、準確處理,在實際系統中得到很好應用.
上傳時間： 2013-07-13
上傳用戶：jennyzai
·基于FPGA的步進電機細分驅動器的設計
上傳時間： 2013-07-09
上傳用戶：xingisme
