基于AD9833的高精度可編程波形發(fā)生器系統(tǒng)設(shè)計(jì):介紹一種基于AD9833的高精度可編程波形發(fā)生器系統(tǒng)解決方案，該系統(tǒng)具有可編程設(shè)置、波形頻率和峰峰值等功能，從而解決DDS輸出波形峰峰值不能直接
上傳時(shí)間： 2013-04-24
上傳用戶：ecooo
現(xiàn)場(chǎng)可編程門(mén)陣列器件(FPGA)是一種新型集成電路，可以將眾多的控制功能模塊集成為一體，具有集成度高、實(shí)用性強(qiáng)、高性價(jià)比、便于開(kāi)發(fā)等優(yōu)點(diǎn)，因而具有廣泛的應(yīng)用前景。單相全橋逆變器是逆變器的一種基本拓?fù)浣Y(jié)構(gòu)，對(duì)它的研究可以為三相逆變器研究提供參考，因此對(duì)單相全橋逆變器的分析有著重要的意義。 本文研制了一種基于FPGA的SPWM數(shù)字控制器，并將其應(yīng)用于單相逆變器進(jìn)行了試驗(yàn)研究。主要研究?jī)?nèi)容包括：SPWM數(shù)字控制系統(tǒng)軟件設(shè)計(jì)以及逆變器硬件電路設(shè)計(jì)，并對(duì)試驗(yàn)中發(fā)現(xiàn)的問(wèn)題進(jìn)行了深入分析，提出了相應(yīng)的解決方案和減小波形失真的措施。在硬件設(shè)計(jì)方面，首先對(duì)雙極性／單極性正弦脈寬調(diào)制技術(shù)進(jìn)行分析，選用適合高頻設(shè)計(jì)的雙極性調(diào)制。其次，詳細(xì)分析死區(qū)效應(yīng)，采用通過(guò)判斷輸出電壓電流之間的相位角預(yù)測(cè)橋臂電流極性方向，超前補(bǔ)償波形失真的方案。最后，采用電壓反饋實(shí)時(shí)檢測(cè)技術(shù)，對(duì)PWM進(jìn)行動(dòng)態(tài)調(diào)整。在控制系統(tǒng)軟件設(shè)計(jì)方面，采用FPGA自上而下的設(shè)計(jì)方法，對(duì)其控制系統(tǒng)進(jìn)行了功能劃分，完成了DDS標(biāo)準(zhǔn)正弦波發(fā)生器、三角波發(fā)生器、SPWM產(chǎn)生器以及加入死區(qū)補(bǔ)償?shù)腜WM發(fā)生器、電流極性判斷(零點(diǎn)判斷模塊和延時(shí)模塊)和反饋等模塊的設(shè)計(jì)。針對(duì)仿真和實(shí)驗(yàn)中的毛刺現(xiàn)象，分析其產(chǎn)生機(jī)理，給出常用的解決措施，改進(jìn)了系統(tǒng)性能。
上傳時(shí)間： 2013-07-06
上傳用戶：66666
隨著科學(xué)技術(shù)的不斷發(fā)展，視頻圖像處理的應(yīng)用越來(lái)越廣泛，各種圖像處理算法日趨成熟，相關(guān)的硬件技術(shù)更是不斷推陳出新。現(xiàn)代大規(guī)模集成電路VLSI技術(shù)的迅猛發(fā)展為視頻圖像處理技術(shù)提供了硬件基礎(chǔ)。其中，現(xiàn)場(chǎng)可編程門(mén)陣列FPGA用于嵌入式視頻圖像處理有其獨(dú)特優(yōu)勢(shì)。FPGA高性能、高集成度、低功耗的特點(diǎn)不僅使其具備高速CPU的性能，而且其可編程性使得設(shè)計(jì)者可以方便的通過(guò)對(duì)邏輯結(jié)構(gòu)的修改和配置，完成對(duì)系統(tǒng)的升級(jí)。 本文根據(jù)FPGA的并行處理特點(diǎn)，以及其在實(shí)時(shí)圖像處理方面的優(yōu)勢(shì)，進(jìn)行了基于FPGA的全景圖像處理系統(tǒng)的設(shè)計(jì)。在設(shè)計(jì)過(guò)程中，廣泛查閱了相關(guān)資料，通過(guò)分析系統(tǒng)的功能，進(jìn)行具體器件的選型，最后確定紅色颶風(fēng)Ⅱ代開(kāi)發(fā)板及其擴(kuò)展板作為本系統(tǒng)的硬件開(kāi)發(fā)平臺(tái)。然后通過(guò)編寫(xiě)相應(yīng)的驅(qū)動(dòng)程序(I2C總線控制器、SDRAM控制器)，應(yīng)用程序(視頻數(shù)據(jù)接收與存儲(chǔ)邏輯模塊)，實(shí)現(xiàn)系統(tǒng)圖像采集、存儲(chǔ)的功能。本文的所有邏輯模塊均采用Verilog HDL語(yǔ)言進(jìn)行描述設(shè)計(jì)。 本文最后對(duì)系統(tǒng)進(jìn)行了調(diào)試。經(jīng)實(shí)驗(yàn)驗(yàn)證，系統(tǒng)達(dá)到了圖像實(shí)時(shí)采集、存儲(chǔ)的功能，能進(jìn)行正確可靠的工作。該系統(tǒng)為后續(xù)的圖像處理打下了堅(jiān)實(shí)的基礎(chǔ)，同時(shí)整個(gè)系統(tǒng)的邏輯模塊資源消耗只占FPGA(EP1C12)的百分之幾，剩余資源還可以來(lái)用作一些硬件算法。
標(biāo)簽： FPGA 全景圖像 處理系統(tǒng)
上傳時(shí)間： 2013-07-02
上傳用戶：lh25584
人臉識(shí)別技術(shù)繼指紋識(shí)別、虹膜識(shí)別以及聲音識(shí)別等生物識(shí)別技術(shù)之后，以其獨(dú)特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來(lái)越受到世人的矚目。作為人臉識(shí)別系統(tǒng)的重要環(huán)節(jié)—人臉檢測(cè)，隨著研究的深入和應(yīng)用的擴(kuò)大，在視頻會(huì)議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著重要的應(yīng)用前景，發(fā)展速度異常迅猛。 FPGA的制造技術(shù)不斷發(fā)展，它的功能、應(yīng)用和可靠性逐漸增加，在各個(gè)行業(yè)也顯現(xiàn)出自身的優(yōu)勢(shì)。FPGA允許用戶根據(jù)自己的需要來(lái)建立自己的模塊，為用戶的升級(jí)和改進(jìn)留下廣闊的空間。并且速度更高，密度也更大，其設(shè)計(jì)方法的靈活性降低了整個(gè)系統(tǒng)的開(kāi)發(fā)成本，F(xiàn)PGA 設(shè)計(jì)成為電子自動(dòng)化設(shè)計(jì)行業(yè)不可缺少的方法。 本文從人臉檢測(cè)算法入手，總結(jié)基于FPGA上的嵌入式系統(tǒng)設(shè)計(jì)方法，使用IBM的Coreconnect掛接自定義模塊技術(shù)。經(jīng)過(guò)訓(xùn)練分類器、定點(diǎn)化、以及硬件加速等方法后，能夠使人臉檢測(cè)系統(tǒng)在基于Xilinx的Virtex II Pro開(kāi)發(fā)板上平臺(tái)上，達(dá)到實(shí)時(shí)的檢測(cè)效果。本文工作和成果可以具體描述如下： 1. 算法分析：對(duì)于人臉檢測(cè)算法，首先確保的是檢測(cè)率的準(zhǔn)確性程度。本文所采用的是基于Paul Viola和Michael J.Jones提出的一種基于Adaboost算法的人臉檢測(cè)方法。算法中較多的是積分圖的特征值計(jì)算，這便于進(jìn)一步的硬件設(shè)計(jì)。同時(shí)對(duì)檢測(cè)算法進(jìn)行耗時(shí)分析確定運(yùn)行速度的瓶頸。 2. 軟硬件功能劃分：這一步考慮市場(chǎng)可以提供的資源狀況，又要考慮系統(tǒng)成本、開(kāi)發(fā)時(shí)間等諸多因素。Xilinx公司提供的Virtex II Pro開(kāi)發(fā)板，在上面有可以供利用的Power PC處理器、可擴(kuò)展的存儲(chǔ)器、I/O接口、總線及數(shù)據(jù)通道等，通過(guò)分析可以對(duì)算法進(jìn)行細(xì)致的劃分，實(shí)現(xiàn)需要加速的模塊。 3. 定點(diǎn)化：在Adaboost算法中，需要進(jìn)行大量的浮點(diǎn)計(jì)算。這里采用的方法是直接對(duì)數(shù)據(jù)位進(jìn)行操作它提取指數(shù)和尾數(shù)，然后對(duì)尾數(shù)執(zhí)行移位操作。 4. 改進(jìn)檢測(cè)用的級(jí)聯(lián)分類器的訓(xùn)練，提出可以迅速提高分類能力、特征數(shù)量大大減小的一種訓(xùn)練方法。 5. 最后對(duì)系統(tǒng)的整體進(jìn)行了驗(yàn)證。實(shí)驗(yàn)表明，在視頻輸入輸出接入的同時(shí)，人臉檢測(cè)能夠達(dá)到17fps的檢測(cè)速度，并且獲得了很好的檢測(cè)率以及較低的誤檢率。
標(biāo)簽： FPGA 人臉檢測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：大融融rr
正交頻分復(fù)用(OFDM)技術(shù)是一種多載波數(shù)字調(diào)制技術(shù)，具有頻譜利用率高、抗多徑干擾能力強(qiáng)、成本低等特點(diǎn)，適合無(wú)線通信的高速化、寬帶化及移動(dòng)化的需求，將成為下一代無(wú)線通信系統(tǒng)(4G)的核心調(diào)制傳輸技術(shù)。 本文首先描述了OFDM技術(shù)的基本原理。對(duì)OFDM的調(diào)制解調(diào)以及其中涉及的特性和關(guān)鍵技術(shù)等做了理論上的分析，指出了OFDM區(qū)別于其他調(diào)制技術(shù)的巨大優(yōu)勢(shì)；然后針對(duì)OFDM中的信道估計(jì)技術(shù)，深入分析了基于FFT級(jí)聯(lián)的信道估計(jì)理論和基于聯(lián)合最大似然函數(shù)的半盲分組估計(jì)理論，在此基礎(chǔ)上詳細(xì)研究描述了用于OFDM系統(tǒng)的迭代的最大似然估計(jì)算法，并利用Matlab做了相應(yīng)的仿真比較，驗(yàn)證了它們的有效性。 而后，在Matlab中應(yīng)用Simulink工具構(gòu)建OFDM系統(tǒng)仿真平臺(tái)。在此平臺(tái)上，對(duì)OFDM系統(tǒng)在多徑衰落、高斯白噪聲等多種不同的模型參數(shù)下進(jìn)行了仿真，并給出了數(shù)據(jù)曲線，通過(guò)分析結(jié)果可正確評(píng)價(jià)OFDM系統(tǒng)在多個(gè)方面的性能。 在綜合了OFDM的系統(tǒng)架構(gòu)和仿真分析之后，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的OFDM調(diào)制解調(diào)系統(tǒng)。首先根據(jù)802.16協(xié)議和OFDM系統(tǒng)的具體要求，設(shè)定了合理的參數(shù)；然后從調(diào)制器和解調(diào)器的具體組成模塊入手，對(duì)串/并轉(zhuǎn)換，QPSK映射，過(guò)采樣處理，插入導(dǎo)頻，添加循環(huán)前綴，IFFT/FFT，幀同步檢測(cè)等各個(gè)模塊進(jìn)行硬件設(shè)計(jì)，詳細(xì)介紹了各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)過(guò)程，并給出了相應(yīng)的仿真波形和參數(shù)說(shuō)明。其中，針對(duì)定點(diǎn)運(yùn)算的局限性，為系統(tǒng)設(shè)計(jì)并自定義了24位的浮點(diǎn)運(yùn)算格式，參與傅立葉反變換和傅立葉變換的運(yùn)算，在系統(tǒng)參數(shù)允許的范圍內(nèi)，充分利用了有限資源，提高了系統(tǒng)運(yùn)算精度；然后重點(diǎn)描述了基于FPGA的快速傅立葉變換算法的改進(jìn)、優(yōu)化和設(shè)計(jì)實(shí)現(xiàn)，針對(duì)原始快速傅立葉變換FPGA實(shí)現(xiàn)算法運(yùn)算空閑時(shí)間過(guò)多，資源占用較大的問(wèn)題，提出了帶有流水作業(yè)功能、資源占用較少的快速傅立葉變換優(yōu)化算法設(shè)計(jì)方案，使之運(yùn)用于OFDM基帶處理系統(tǒng)當(dāng)中并加以實(shí)現(xiàn)，結(jié)果滿足系統(tǒng)參數(shù)的需求。最后以理論分析為依據(jù)，對(duì)整個(gè)OFDM的基帶處理系統(tǒng)進(jìn)行了系統(tǒng)調(diào)試與性能分析，證明了設(shè)計(jì)的可行性。 綜上所述，本文完成了一個(gè)基于FPGA的OFDM基帶處理系統(tǒng)的設(shè)計(jì)、仿真和實(shí)現(xiàn)。本設(shè)計(jì)為OFDM通信系統(tǒng)的進(jìn)一步改進(jìn)提供了大量有用的數(shù)據(jù)。
標(biāo)簽： FPGA OFDM 調(diào)制解調(diào)器
上傳時(shí)間： 2013-04-24
上傳用戶：vaidya1bond007b1
偏移正交相移鍵控(OQPSK：Offset Quadrature Phase Shift Keying)調(diào)制技術(shù)是一種恒包絡(luò)調(diào)制技術(shù)，具有頻譜利用率高、頻譜特性好等特點(diǎn)，廣泛應(yīng)用于衛(wèi)星通信和移動(dòng)通信領(lǐng)域。 論文以某型偵收設(shè)備中OQPSK解調(diào)器的全數(shù)字化為研究背景，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的全數(shù)字OQPSK調(diào)制解調(diào)器，其中調(diào)制器主要用于仿真未知信號(hào)，作為測(cè)試信號(hào)源。論文研究了全數(shù)字OQPSK調(diào)制解調(diào)的基本算法，包括成形濾波器、NCO模型、載波恢復(fù)、定時(shí)恢復(fù)等；完成了整個(gè)調(diào)制解調(diào)算法的MATLAB仿真。在此基礎(chǔ)上，采用VHDL硬件描述語(yǔ)言在Xilinx公司ISE7.1開(kāi)發(fā)環(huán)境下設(shè)計(jì)并實(shí)現(xiàn)了各個(gè)算法模塊，并在硬件平臺(tái)上加以實(shí)現(xiàn)。通過(guò)實(shí)際現(xiàn)場(chǎng)測(cè)試，實(shí)現(xiàn)了對(duì)所偵收信號(hào)的正確解調(diào)。論文還實(shí)現(xiàn)了解調(diào)器的百兆以太網(wǎng)接口，使得系統(tǒng)可以方便地將解調(diào)數(shù)據(jù)發(fā)送給計(jì)算機(jī)進(jìn)行后續(xù)處理。
標(biāo)簽： OQPSK FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-19
上傳用戶：zl123！@#
隨著現(xiàn)代計(jì)算機(jī)技術(shù)、微電子技術(shù)的進(jìn)一步結(jié)合和發(fā)展，可編程邏輯技術(shù)已成為當(dāng)前電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的技術(shù)。通過(guò)采用FPGA/EDA技術(shù)，對(duì)通信卡的PCI接口、E1接口、外部邏輯電路進(jìn)行集成，并利用目前通用計(jì)算機(jī)強(qiáng)大的數(shù)字信息處理能力，可大大簡(jiǎn)化CTI硬件的設(shè)計(jì)，降低制造成本，提高系統(tǒng)可靠性。 據(jù)此，本論文提出了基于FPGA/EDA技術(shù)的PCI-E1接口設(shè)計(jì)方法，文中對(duì)PCI總線接口、E1接口及兩接口的互連等相關(guān)技術(shù)進(jìn)行了深入分析，對(duì)各功能模塊和系統(tǒng)進(jìn)行了VHDL建模與仿真。 同時(shí)，論文還介紹了基于ALTERACyclone系列FPGA芯片的PCI-E1接口硬件平臺(tái)的設(shè)計(jì)原理和基于DriverWorks的WDM驅(qū)動(dòng)程序的設(shè)計(jì)方法。 本論文涉及的軟件、硬件系統(tǒng)已經(jīng)開(kāi)發(fā)、調(diào)試完成。測(cè)試結(jié)果表明：1、論文所研究的PCI接口(主/從設(shè)備)在進(jìn)行配置讀/寫(xiě)、I/O讀寫(xiě)、存儲(chǔ)器讀寫(xiě)及總線的猝發(fā)數(shù)據(jù)傳送等操作中，各項(xiàng)性能符合PCI2.3規(guī)范的要求。 2、論文所研究的E1接口支持成幀和不成幀兩種傳輸方式：在成幀模式下，信息的有效傳送速率為31×64Kbit/s；在不成幀的模式下，信息的有效傳送速率為2.048Mbit/s。E1輸出口各項(xiàng)參數(shù)符合CCITT相關(guān)規(guī)范要求。 3、論文所研究的PCI-E1接口在與現(xiàn)網(wǎng)設(shè)備、模塊的對(duì)接測(cè)試中，性能穩(wěn)定。基于本論文的產(chǎn)品已經(jīng)正式發(fā)布。國(guó)內(nèi)部分廠家已對(duì)該產(chǎn)品進(jìn)行了多方面的綜合測(cè)試，并計(jì)劃將其應(yīng)用到實(shí)際的生產(chǎn)和研究中。 本論文對(duì)于CTI硬件的設(shè)計(jì)是一項(xiàng)嘗試和革新。測(cè)試和應(yīng)用證明該方法行之有效，符合設(shè)計(jì)目標(biāo)，具有較廣闊的應(yīng)用前景。
標(biāo)簽： PCIE1 FPGA 接口設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：lixinxiang
本文主要研究一種隔離器高速數(shù)據(jù)通信卡設(shè)計(jì)，并對(duì)基于PCI總線的內(nèi)外網(wǎng)數(shù)據(jù)通訊和交換的硬件編程實(shí)現(xiàn)進(jìn)行詳細(xì)的說(shuō)明，最后在pc機(jī)windows平臺(tái)下對(duì)數(shù)據(jù)通信卡進(jìn)行吞吐量和穩(wěn)定性的測(cè)試。 首先介紹了網(wǎng)絡(luò)安全的現(xiàn)狀以及物理網(wǎng)絡(luò)隔離的原理和重要性，并敘述了網(wǎng)絡(luò)隔離產(chǎn)品的發(fā)展，接著介紹網(wǎng)絡(luò)隔離系統(tǒng)，并提出硬件平臺(tái)的總體設(shè)計(jì)方案：重點(diǎn)敘述了網(wǎng)閘內(nèi)外網(wǎng)通訊的硬件核心數(shù)據(jù)通信卡設(shè)計(jì)思路和數(shù)據(jù)的流程，以及基于FPGA的PCI接口外部邏輯設(shè)計(jì)，并對(duì)該數(shù)據(jù)通訊卡在windows平臺(tái)雙機(jī)之間通訊作了測(cè)試，并對(duì)測(cè)試結(jié)果作了分析。
標(biāo)簽： FPGA PCI 高速數(shù)據(jù) 通信卡
上傳時(shí)間： 2013-07-30
上傳用戶：muyehuli
眾所周知，信息傳輸?shù)暮诵膯?wèn)題是有效性和可靠性，調(diào)制解調(diào)技術(shù)的發(fā)展正是體現(xiàn)了這一思想。從最早的模擬調(diào)幅調(diào)頻技術(shù)的日益完善，到現(xiàn)在數(shù)字調(diào)制技術(shù)的廣泛運(yùn)用，使得信息的傳輸更為有效和可靠。QAM調(diào)制作為一種新的調(diào)制技術(shù)，因其具有很高的頻帶利用率而得到了廣泛的應(yīng)用。 本文對(duì)基于FPGA的16QAM調(diào)制解調(diào)進(jìn)行了討論和研究。首先對(duì)16QAM調(diào)制解調(diào)原理進(jìn)行了闡述，建立了16QAM調(diào)制解調(diào)系統(tǒng)的數(shù)學(xué)模型，然后通過(guò)分析提出了基于FPGA的16QAM調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)方案。最后編寫(xiě)Verilog代碼實(shí)現(xiàn)了算法仿真。 FPGA芯片采用的是Altera公司的大規(guī)模集成電路芯片Cyclone系列的EPlC20F32417，并通過(guò)軟件編程對(duì)其進(jìn)行了相關(guān)調(diào)試。文中詳細(xì)介紹了基帶成形濾波器、載波恢復(fù)和定時(shí)同步的基本原理及其設(shè)計(jì)方法。首先用Matlab對(duì)整個(gè)16QAM系統(tǒng)進(jìn)行了軟件仿真；然后用硬件描述語(yǔ)言Verilog HDL在QuartusⅡ環(huán)境下完成了系統(tǒng)關(guān)鍵算法的編寫(xiě)、行為仿真和綜合，最后詳細(xì)闡述了異步串口(UART)的FPGA實(shí)現(xiàn)，把我們編寫(xiě)的Verilog程序下載到EPlC20F32417芯片上效果很好。
標(biāo)簽： FPGA QAM 調(diào)制解調(diào) 技術(shù)研究
上傳時(shí)間： 2013-06-12
上傳用戶：q123321
多普勒計(jì)程儀是根據(jù)聲波在水中的多普勒效應(yīng)原理而制成的一種精密測(cè)速和計(jì)算航程的儀器，它是船用導(dǎo)航設(shè)備的重要組成之一。針對(duì)于多普勒計(jì)程儀的核心問(wèn)題——頻率估計(jì)，本文提出了一種基于FPGA實(shí)現(xiàn)的多普勒測(cè)頻方案，它具有抗干擾能力強(qiáng)、運(yùn)算速度快等特點(diǎn)。本論文主要是圍繞系統(tǒng)的測(cè)頻方案的設(shè)計(jì)與實(shí)現(xiàn)展開(kāi)的。 本文主要研究工作包括：設(shè)計(jì)和調(diào)試基于FPGA的多普勒測(cè)頻系統(tǒng)的硬件電路；通過(guò)對(duì)測(cè)頻算法的研究，采用VHDL語(yǔ)言設(shè)計(jì)和實(shí)現(xiàn)系統(tǒng)的測(cè)頻算法和其它接口控制程序，并通過(guò)軟件仿真，測(cè)試設(shè)計(jì)的正確性。 測(cè)頻系統(tǒng)的硬件電路設(shè)計(jì)是本論文工作的主要部分之一，也是基于FPGA的多普勒測(cè)頻系統(tǒng)的核心部分。整個(gè)系統(tǒng)以FPGA作為主處理器，完成系統(tǒng)中所有的數(shù)字信號(hào)處理和外圍接口控制，同時(shí)，基于FPGA豐富的片內(nèi)可編程邏輯資源和外部I/O資源，系統(tǒng)還擴(kuò)展了豐富的通信接口(UART、USB和以太網(wǎng)接口)和顯示電路(LCD和LED)，使系統(tǒng)便于與PC機(jī)進(jìn)行數(shù)據(jù)交換和控制。 系統(tǒng)的軟件實(shí)現(xiàn)是本文工作的另一重要部分。本文通過(guò)對(duì)測(cè)頻算法的研究，完成了基于VHDL實(shí)現(xiàn)的過(guò)零檢測(cè)法和FFT算法，同時(shí)也實(shí)現(xiàn)了對(duì)接收機(jī)信號(hào)的自動(dòng)增益控制、信號(hào)采集和與計(jì)算機(jī)的通信功能等。
標(biāo)簽： FPGA 多普勒 測(cè)頻 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：121212121212
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
