<dl id="8yqa2"></dl>
波長(zhǎng)信號(hào)的解調(diào)是實(shí)現(xiàn)光纖光柵傳感網(wǎng)絡(luò)的關(guān)鍵，基于現(xiàn)有的光纖光柵傳感器解調(diào)方法，提出一種基于FPGA的雙匹配光纖光柵解調(diào)方法，此系統(tǒng)是一種高速率、高精度、低成本的解調(diào)系統(tǒng)，并且通過引入雙匹配光柵有效地克服了雙值問題同時(shí)擴(kuò)大了檢測(cè)范圍。分析了光纖光柵的測(cè)溫原理并給出了該方案軟硬件設(shè)計(jì)，綜合考慮系統(tǒng)的解調(diào)精度和FPGA的處理速度給出了基于拉格朗日的曲線擬合算法。 Abstract: Sensor is one of the most important application of the fiber grating. Wavelength signal demodulating is the key techniques to carry out fiber grating sensing network， based on several existing methods of fiber grating sensor demodulation inadequate， a two-match fiber grating demodulation method was presented. This system is a high-speed， high precision， low-cost demodulation system. And by introducing a two-match grating effectively overcomes the problem of double value while expands the scope of testing. This paper analyzes the principle of fiber Bragg grating temperature and gives the software and hardware design of the program. Considering the system of demodulation accuracy and processing speed of FPGA，this paper gives the curve fitting algorithm based on Lagrange.
標(biāo)簽： FPGA 光纖光柵 解調(diào)系統(tǒng)
上傳時(shí)間： 2014-07-24
上傳用戶：caiguoqing
為實(shí)現(xiàn)設(shè)備中存在的低速數(shù)據(jù)光纖通信的同步復(fù)接/ 分接,提出一種基于FPGA 的幀同步頭信號(hào)提取檢測(cè)方案,其中幀頭由7 位巴克碼1110010 組成,在數(shù)據(jù)的接收端首先從復(fù)接數(shù)據(jù)中提取時(shí)鐘信號(hào),進(jìn)而檢測(cè)幀同步信號(hào),為數(shù)字分接提供起始信號(hào),以實(shí)現(xiàn)數(shù)據(jù)的同步分接。實(shí)驗(yàn)表明,此方案成功地在光纖通信系統(tǒng)的接收端檢測(cè)到幀同步信號(hào),從而實(shí)現(xiàn)了數(shù)據(jù)的正確分接。
標(biāo)簽： FPGA 光纖通信系統(tǒng) 幀同步 檢測(cè)
上傳時(shí)間： 2013-10-17
上傳用戶：q123321
為解決目前高速信號(hào)處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問題，設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng)，本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號(hào)，穩(wěn)定地完成了數(shù)據(jù)的高速、遠(yuǎn)距離傳輸。系統(tǒng)所需的8B/10B 編解碼、數(shù)據(jù)時(shí)鐘恢復(fù)(CDR)、串/并行轉(zhuǎn)換電路、誤碼率計(jì)算模塊均在FPGA 內(nèi)利用VHDL 語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)，大大降低了系統(tǒng)互聯(lián)的復(fù)雜度和成本，提高了系統(tǒng)集成度和穩(wěn)定性。
上傳時(shí)間： 2013-10-30
上傳用戶：zhishenglu
為了滿足某測(cè)控平臺(tái)的設(shè)計(jì)要求，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的六通道HDLC并行通信系統(tǒng)。該系統(tǒng)以FPGA為核心，包括FPGA、DSP、485轉(zhuǎn)換接口等部分。給出了系統(tǒng)的電路設(shè)計(jì)、關(guān)鍵模塊及軟件流程圖。測(cè)試結(jié)果表明，系統(tǒng)通訊速度為1 Mb/s，并且工作穩(wěn)定，目前該設(shè)計(jì)已經(jīng)成功應(yīng)用于某樣機(jī)中。
上傳時(shí)間： 2013-11-25
上傳用戶：王成林。
為了研制高性能的全數(shù)字永磁同步電機(jī)驅(qū)動(dòng)系統(tǒng)，本文提出了一種基于FPGA的單芯片驅(qū)動(dòng)控制方案。它采用硬件模塊化的現(xiàn)代EDA設(shè)計(jì)方法，使用VHDL硬件描述語(yǔ)言，實(shí)現(xiàn)了永磁同步電機(jī)矢量控制系統(tǒng)的設(shè)計(jì)。方案包括矢量變換、空間矢量脈寬調(diào)制(SVPWM)、電流環(huán)、速度環(huán)以及串行通訊等五部分。經(jīng)過仿真和實(shí)驗(yàn)表明，系統(tǒng)具有良好的穩(wěn)定性和動(dòng)態(tài)性能，調(diào)節(jié)轉(zhuǎn)速的范圍可以達(dá)到0.5r/min~4200r/min，對(duì)干擾誤差信號(hào)具有較強(qiáng)的容錯(cuò)性，能夠滿足高性能的運(yùn)動(dòng)控制領(lǐng)域?qū)τ来磐诫姍C(jī)驅(qū)動(dòng)系統(tǒng)的要求。
標(biāo)簽： FPGA 性能 永磁同步 電機(jī)驅(qū)動(dòng)
上傳時(shí)間： 2013-10-13
上傳用戶：fdmpy
設(shè)計(jì)了一個(gè)基于FPGA的單精度浮點(diǎn)數(shù)乘法器.設(shè)計(jì)中采用改進(jìn)的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對(duì)Wallace樹產(chǎn)生的2個(gè)偽和采用部分相加的方式,提高了乘法器的運(yùn)算速度;加入對(duì)特殊值的處理模塊,完善了乘法器的功能.本設(shè)計(jì)在Altera DE2開發(fā)板上進(jìn)行了驗(yàn)證.
標(biāo)簽： FPGA 精度 浮點(diǎn)數(shù) 乘法器設(shè)計(jì)
上傳時(shí)間： 2013-10-09
上傳用戶：xjy441694216
文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)利用低功耗可變?cè)鲆孢\(yùn)放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號(hào)處理的核心和人機(jī)交互的通道。為了滿足探傷系統(tǒng)實(shí)時(shí)、高速的要求，我們采用了硬件報(bào)警，缺陷回波峰值包絡(luò)存儲(chǔ)等關(guān)鍵技術(shù)。此外，該系統(tǒng)在小型化和數(shù)字化方面有顯著提高，為便攜式多通道超聲檢測(cè)系統(tǒng)設(shè)計(jì)奠定基礎(chǔ)
標(biāo)簽： FPGA 八通道 超聲探傷 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-10-13
上傳用戶：1421706030
用vhdl語(yǔ)言編寫的基于fpga的波形發(fā)生器，使用了quartusII程序。可以在1602液晶顯示器上顯示目前的波形種類。產(chǎn)生的波形分別是正弦波，三角波，鋸齒波和方波。
上傳時(shí)間： 2015-12-17
上傳用戶：zhichenglu
實(shí)現(xiàn)了基于FPGA的DDS信號(hào)源設(shè)計(jì)，能同時(shí)兩路輸出，輸出波形包括正弦波、三角波、方波和鋸齒波，且其頻率和相位均可調(diào)，還能計(jì)算兩路輸出信號(hào)的相位差。
上傳時(shí)間： 2022-04-21
上傳用戶：
廣東工業(yè)大學(xué)碩士學(xué)位論文 (工學(xué)碩士) 基于FPGA的PCIE數(shù)據(jù)采集卡設(shè)計(jì)數(shù)據(jù)采集處理技術(shù)與傳感器技術(shù)、信號(hào)處理技術(shù)和PC機(jī)技術(shù)共同構(gòu)成檢測(cè) 技術(shù)的基礎(chǔ)，其中數(shù)據(jù)采集處理技術(shù)作為實(shí)現(xiàn)自動(dòng)化檢測(cè)的前提，在整個(gè)數(shù)字化 系統(tǒng)中處于尤為重要的地位。對(duì)于核磁共振這樣復(fù)雜的系統(tǒng)設(shè)備，實(shí)現(xiàn)自動(dòng)化測(cè) 試顯得尤為必要，又因?yàn)楹舜殴舱癯上裣到y(tǒng)的特殊性，對(duì)數(shù)據(jù)的采集有特殊要求， 需要根據(jù)各種脈沖序列的不同要求設(shè)置采樣點(diǎn)數(shù)和采樣間隔，根據(jù)待采信號(hào)的不 同帶寬來(lái)設(shè)置采樣率，將系統(tǒng)成像的數(shù)據(jù)采集下來(lái)進(jìn)行處理，最后重建圖像和顯 示。因此本文基于現(xiàn)有的采集技術(shù)開發(fā)專門應(yīng)用于核磁共振成像的數(shù)據(jù)采集卡。 該采集卡從軟件與硬件兩個(gè)方面對(duì)基于FPGA的PCIE數(shù)據(jù)采集卡進(jìn)行了研 究，并完成了實(shí)物設(shè)計(jì)。軟件方面以FPGA為核心芯片完成數(shù)據(jù)采集卡的接口控 制以及數(shù)據(jù)處理。通過Altera的GXB IP核對(duì)數(shù)據(jù)進(jìn)行捕捉，同時(shí)根據(jù)實(shí)際需要 設(shè)計(jì)了傳輸協(xié)議，由數(shù)據(jù)處理模塊將捕捉到的數(shù)據(jù)通過CIC濾波器進(jìn)行抽取濾 波，然后將信號(hào)存入DDR2 SDRAM存儲(chǔ)芯片中。在傳輸接口設(shè)計(jì)上采用PCIE 總線接口的數(shù)據(jù)傳輸模式，并利用FPGA的IP核資源完成接口的邏輯控制。 硬件部分分為FPGA外圍配置電路、DDR2接口電路、PCIE接口電路等模 塊。該采集卡硬件系統(tǒng)由Flash對(duì)FPGA進(jìn)行初始化，通過FPGA配置PCIE總 線，根據(jù)FPGA中PCIE通道引腳的要求進(jìn)行布局布線。DDR2接口電路模塊依 據(jù)DDR2芯片驅(qū)動(dòng)和接收端的電平標(biāo)準(zhǔn)、端接方式確定DDR2與FPGA之間通 信的各信號(hào)走線。針對(duì)各個(gè)模塊接口電路的特點(diǎn)分別進(jìn)行眼圖測(cè)試，分析了板卡 的通信質(zhì)量，對(duì)整個(gè)原理圖布局進(jìn)行了設(shè)計(jì)優(yōu)化。 通過測(cè)試，該數(shù)據(jù)采集卡實(shí)現(xiàn)了通過CPLD對(duì)FPGA進(jìn)行加載，并在FPGA 內(nèi)部實(shí)現(xiàn)了抽取濾波等高速數(shù)字信號(hào)處理，各種接IsI和控制邏輯以及通過大容量 的DDR2 SDRAM緩存各種數(shù)據(jù)處理結(jié)果正確。經(jīng)系統(tǒng)成像，該采集卡采集下來(lái) 的數(shù)字信息可通過圖像重建準(zhǔn)確成像，為核磁共振成像系統(tǒng)的工程實(shí)現(xiàn)打下了良 好的成像基礎(chǔ)。
標(biāo)簽： 核磁共振 信號(hào)處理 FPGA PCIE DDR2
上傳時(shí)間： 2022-06-21
上傳用戶：fliang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
