基于FPGA的光纖光柵解調(diào)技術(shù)研究基于FPGA的光纖光柵解調(diào)技術(shù)研究
標(biāo)簽： FPGA 光纖光柵 解調(diào) 技術(shù)研究
上傳時間： 2013-07-11
上傳用戶：1079836864
本文研究了基于FPGA的模擬演示系統(tǒng)，主要研究了其中FPGA控制板硬件設(shè)計、FPGA控制模塊軟件設(shè)計及上位機控制軟件的設(shè)計。在目前的作戰(zhàn)演示中，突出了形象、直觀、易于分析戰(zhàn)場形勢的特點。 本文首先介紹了系統(tǒng)設(shè)計的背...
標(biāo)簽： FPGA 模擬 演示系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：LIKE
基于FPGA的全數(shù)字控制系統(tǒng)設(shè)計基于FPGA的全數(shù)字控制系統(tǒng)設(shè)計
標(biāo)簽： FPGA 全數(shù)字 控制系統(tǒng)設(shè)計
上傳時間： 2013-04-24
上傳用戶：dct灬fdc
基于FPGA的三相正弦變頻電源的設(shè)計基于FPGA的三相正弦變頻電源的設(shè)計
上傳時間： 2013-07-30
上傳用戶：科學(xué)怪人
高性能ADC產(chǎn)品的出現(xiàn)，給混合信號測試領(lǐng)域帶來前所未有的挑戰(zhàn)。并行ADC測試方案實現(xiàn)了多個ADC測試過程的并行化和實時化，減少了單個ADC的平均測試時間，從而降低ADC測試成本。本文實現(xiàn)了基于FPGA的ADC并行測試方法。在閱讀相關(guān)文獻的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測試方法和測試流程。使用FPGA實現(xiàn)時域參數(shù)評估算法和頻域參數(shù)評估算法，并對2個ADC在不同樣本數(shù)條件下進行并行測試。 本研究通過在FPGA內(nèi)部實現(xiàn)ADC測試時域算法和頻域算法相結(jié)合的方法來搭建測試系統(tǒng)，完成了音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測試時域算法和頻域算法的FPGA實現(xiàn)。整個測試系統(tǒng)使用Angilent33220A任意信號發(fā)生器提供模擬激勵信號，共用一個FPGA內(nèi)部實現(xiàn)的采樣時鐘控制模塊。并行測試系統(tǒng)將WM8731.L片內(nèi)的兩個獨立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對其進行串并轉(zhuǎn)換。然后對左右兩個通道分別配置一個FFT算法模塊和時域算法模塊，并行地實現(xiàn)了ADC參數(shù)的評估算法。在樣本數(shù)分別為128和4096的實驗條件下，對WM8731L片內(nèi)2個被測.ADC并行地進行參數(shù)評估，被測參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號與噪聲諧波失真比SINAD、總諧波失真THD等5個常用參數(shù)。實驗結(jié)果表明，通過在FPGA內(nèi)配置2個獨立的參數(shù)計算模塊，可并行地實現(xiàn)對2個相同ADC的參數(shù)評估，減小單個ADC的平均測試時間。FPGA片內(nèi)實時評估算法的實現(xiàn)節(jié)省了測試樣本傳輸至自動測試機PC端的時間。而且只需將HDL代碼多次復(fù)制，就可實現(xiàn)多個被測ADC在同一時刻并行地被評估，配置靈活。基于FPGA的ADC并行測試方法易于實現(xiàn)，具有可行性，但由于噪聲的影響，測試精度有待進一步提高。該方法可用于自動測試機的混合信號選項卡或測試子系統(tǒng)。
上傳時間： 2013-06-07
上傳用戶：gps6888
隨著科學(xué)技術(shù)水平的不斷提高，數(shù)字集成電路被廣泛應(yīng)用。通用串行總線USB(Universal Serial Bus)是計算機與外圍設(shè)備互連的標(biāo)準(zhǔn)接口之一，是一種點對點的通信接口，可同時支持多個外圍設(shè)備。USB2.0規(guī)范的通信速率非常高，其峰值可達480Mbit/s，使得它已經(jīng)成為目前最流行的外設(shè)接口標(biāo)準(zhǔn)。FPGA芯片是今后電子產(chǎn)品發(fā)展的趨勢，帶有USB接口的FPGA系統(tǒng)將有很好的市場需求和發(fā)展前景。 論文主要從研究FPGA的結(jié)構(gòu)、Xilinx公司Spartan3F系列中的XC3S400的引腳功能、了解FPGA開發(fā)流程、熟悉USB2.0的通信協(xié)議以及驅(qū)動的一些基本知識入手，目的是完成帶有USB接口的FPGA的PCB板的制作和FPGA內(nèi)部程序的編寫以及USB固件的開發(fā)。結(jié)合了Cypress公司的上位機，開發(fā)了基于USB接口的FPGA和PC機通信系統(tǒng)，能夠進行數(shù)據(jù)傳輸。論文研究了Xilinx的3S400芯片的內(nèi)部結(jié)構(gòu)和各個引腳的功能，設(shè)計了關(guān)于Xilinx的3S400最小系統(tǒng)電路圖，在Xilinx的FPGA的開發(fā)環(huán)境，編寫了FPGA的代碼。由于FPGA內(nèi)嵌的USB2.0的內(nèi)核價格昂貴，需要向生產(chǎn)FPGA的芯片廠商購買，因此論文選擇了外接USB芯片，雖然增加了PCB板的面積，但其開發(fā)成本較低，且技術(shù)成熟，大多數(shù)USB通信研究者進行廣泛研究。論文在詳細介紹了USB2.0的通信協(xié)議，Cypress公司生產(chǎn)的CY7C68013芯片的結(jié)構(gòu)，以及其固件的開發(fā)基礎(chǔ)上，開發(fā)了基于FPGA的USB與PC機的通信系統(tǒng)，該通信系統(tǒng)可以和上位機進行點對點的數(shù)據(jù)傳輸，為大批量的數(shù)據(jù)通信產(chǎn)品的開發(fā)提供了研究和生產(chǎn)的基礎(chǔ)。
標(biāo)簽： FPGA USB 通信系統(tǒng)
上傳時間： 2013-07-26
上傳用戶：xz85592677
圖像處理技術(shù)應(yīng)用越來越廣泛，特別是工業(yè)檢測領(lǐng)域。然而，圖像處理技術(shù)應(yīng)用的基礎(chǔ)是圖像的獲取，為了更加靈活地設(shè)計各種應(yīng)用產(chǎn)品，本課題研究基于FPGA的面陣 CCD驅(qū)動傳輸電路設(shè)計，利用該電路能夠獲取高質(zhì)量、高分辨率的圖像，為后續(xù)的圖像處理技術(shù)應(yīng)用打下基礎(chǔ)。本文首先介紹了研究意義、CCD圖像傳感器的發(fā)展以及FPGA的產(chǎn)生與發(fā)展，接著提出了面陣CCD成像系統(tǒng)總體設(shè)計方案，然后針對關(guān)鍵電路的設(shè)計進行詳盡的分析和說明，這些電路包括時序發(fā)生電路、存儲器控制電路、USB接口電路以及電源調(diào)理電路。其中時序發(fā)生電路主要用于產(chǎn)生CCD正常工作所需的各種時序信號以及A/D變換芯片AD9824 所需的工作時序，這些時序都是由FPGA產(chǎn)生的，文中給出了FPGA邏輯設(shè)計的基本過程以及仿真波形。本系統(tǒng)采用SDRAM緩存圖像信號，為了完成SDRAM的寫入、讀出以及定時刷新，利用FPGA生成存儲器控制電路。系統(tǒng)采用USB接口與計算機通信，因此FPGA 中設(shè)計了相應(yīng)邏輯電路與CY7C68013A USB接口芯片實現(xiàn)信號握手及數(shù)據(jù)通信，進而與 PC機通信。為了保證各個芯片正常工作，設(shè)計電源調(diào)理電路實現(xiàn)將輸入5V電源轉(zhuǎn)換成多種電壓向各個芯片供電。經(jīng)過初步調(diào)試，并根據(jù)仿真結(jié)果判斷驅(qū)動傳輸電路基本達到設(shè)計要求。關(guān)鍵詞：FPGA，CCD，A/D變換，SDRAM，USB，驅(qū)動時序
上傳時間： 2013-04-24
上傳用戶：prczsf
·基于FPGA的步進電機細分驅(qū)動器的設(shè)計
上傳時間： 2013-07-09
上傳用戶：xingisme
隨著圖像采集系統(tǒng)的廣泛應(yīng)用，人們對CCD探測系統(tǒng)的要求日益提高。傳統(tǒng)的CCD探測系統(tǒng)由于結(jié)構(gòu)復(fù)雜，造價較高，己不能滿足日益廣泛的應(yīng)用需要。本文設(shè)計了一套基于單片F(xiàn)PGA的小型化與經(jīng)濟化的CCD探測系統(tǒng)，能夠滿足空間光強的測量并實現(xiàn)光信號的識別和處理。 本文研究了CCD探測系統(tǒng)的基本結(jié)構(gòu)。設(shè)計了基于單片F(xiàn)PGA的CCD探測系統(tǒng)的硬件電路原理圖，完成了硬件電路板制作與調(diào)試。系統(tǒng)FPGA選用Altera公司的低成本FPGA芯片EP2C20Q240，電路板采用雙層板設(shè)計，實現(xiàn)了CCD探測系統(tǒng)的小型化與經(jīng)濟化的目標(biāo)。利用FPGA器件實現(xiàn)了CCD驅(qū)動時序脈沖的設(shè)計、實現(xiàn)了單采樣與相關(guān)雙采樣的控制程序設(shè)計，利用FPGA的數(shù)字信號處理功能實現(xiàn)了相關(guān)雙采樣的信號處理。基于FPGA的可編程特性，在不改變外部電路的基礎(chǔ)上，通過程序的改變，對CCD驅(qū)動頻率、模數(shù)轉(zhuǎn)換器采樣時刻的選擇進行方便調(diào)節(jié)。系統(tǒng)與上位機的數(shù)據(jù)傳輸接口采用了網(wǎng)絡(luò)傳輸方案，充分發(fā)揮了網(wǎng)絡(luò)傳輸?shù)倪h距離傳輸、遠程訪問、信息共享等優(yōu)勢，系統(tǒng)采用基于FPGA的NiosⅡ嵌入式處理器系統(tǒng)，通過對其應(yīng)用軟件的開發(fā)，實現(xiàn)了系統(tǒng)與上位機之間數(shù)據(jù)的可靠性傳輸。
標(biāo)簽： FPGA CCD 探測系統(tǒng)
上傳時間： 2013-08-06
上傳用戶：hainan_256
本文結(jié)合目前國內(nèi)外航電數(shù)據(jù)處理系統(tǒng)的發(fā)展概況，設(shè)計了一款集數(shù)據(jù)采集、處理、控制及傳輸于一體的航電處理系統(tǒng)。文章首先深入研究了自適應(yīng)濾波器原理，分析了LMS算法性能，著重從影響算法性能的因素入手，通過分析仿真，改進算法，提升了算法性能，給出仿真結(jié)果分析，并設(shè)計應(yīng)用于系統(tǒng)之中；其次介紹了ARINC-429航空總線和RS-422串行總線的信息標(biāo)準(zhǔn)和傳輸格式。在此基礎(chǔ)上，設(shè)計了基于FPGA的解決航電系統(tǒng)數(shù)據(jù)采集、濾波處理、控制傳輸和復(fù)雜非線性運算的一體化實現(xiàn)方案。選用XILINX公司的FPGA，實現(xiàn)了航電數(shù)據(jù)采集、傳輸和控制，集成了ARlNC-429和RS-422兩種通信接口，實現(xiàn)了總線冗余，并實現(xiàn)了數(shù)據(jù)濾波和相應(yīng)的算法處理。最后，在實驗室環(huán)境下，對每個模塊分別進行了軟硬件測試。
標(biāo)簽： FPGA 數(shù)據(jù)處理 傳輸系統(tǒng)
上傳時間： 2013-07-01
上傳用戶：R50974
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
