亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

基于fpga的超聲波測距系統(tǒng)(tǒng)

  • 基于FPGA的視頻采集與顯示系統(tǒng)的設計與實現(xiàn).rar

    隨著微電子技術的高速發(fā)展,實時圖像處理在多媒體、圖像通信等領域有著越來越廣泛的應用。FPGA就是硬件處理實時圖像數(shù)據(jù)的理想選擇,基于FPGA的圖像處理專用系統(tǒng)的研究將成為信息產業(yè)的新熱點。 @@ 本文詳細介紹了一種基于FPGA開發(fā)板的實時圖像采集與顯示系統(tǒng),該系統(tǒng)由前端視頻采集單元、圖像存儲單元、圖像顯示單元三部分組成。它的主要功能有:對攝像頭送來的視頻數(shù)據(jù)進行采集,并采用PHILIPS公司的專用視頻解碼芯片SAA7113將模擬視頻轉化成數(shù)字視頻;將采集進來的數(shù)據(jù)存儲到FPGA開發(fā)板內嵌的SDRAM中;采用PHILIPS公司的專用視頻編碼芯片SAA7121將數(shù)字視頻信號轉換為模擬信號送顯示器輸出。 @@ 系統(tǒng)在Quartus II 5.0、Model Sim6.0軟件平臺下開發(fā)并在硬件上得到實現(xiàn),達到預期效果。FPGA實現(xiàn)圖像采集顯示是一種有效,簡便、經(jīng)濟的方法,因此該課題具有廣闊的應用前景和市場價值。 @@關鍵詞:FPGA,I2C總線,視頻采集,SDRAM,視頻顯示

    標簽: FPGA 視頻采集 顯示系統(tǒng)

    上傳時間: 2013-06-06

    上傳用戶:rhl123

  • 基于FPGA的數(shù)字中頻收發(fā)信機的設計與實現(xiàn).rar

    軟件無線電(Software Defined Radio)是無線通信系統(tǒng)收發(fā)信機的發(fā)展方向,它使得通信系統(tǒng)的設計者可以將主要精力集中到收發(fā)機的數(shù)字處理上,而不必過多關注電路實現(xiàn)。在進行數(shù)字處理時,常用的方案包括現(xiàn)場可編程門陣列(FPGA)、數(shù)字信號處理器(DSP)和專用集成電路(ASIC)。FPGA以其相對較低的功耗和相對較低廉的成本,成為許多通信系統(tǒng)的首先方案。正是在這樣的前提下,本課題結合軟件無線電技術,研究并實現(xiàn)基于FPGA的數(shù)字收發(fā)信機。 @@ 本論文主要研究了發(fā)射機和接收機的結構和相關的硬件實現(xiàn)問題。首先,從理論上對發(fā)射機和接收機結構進行研究,找到收發(fā)信機設計中關鍵問題。其次,在理論上有深刻認識的基礎上,以FPGA為手段,將反饋控制算法、反饋補償算法和前饋補償算法落實到硬件電路上。同步一直是數(shù)字通信系統(tǒng)中的關鍵問題,它也是本文的研究重點。本文在研究了已有各種同步方法的基礎上,設計了一種新的同步方法和相應的接收機結構,并以硬件電路將其實現(xiàn)。最后,針對所設計的硬件系統(tǒng),本文還進行了充分的硬件系統(tǒng)測試。硬件測試的各項數(shù)據(jù)結果表明系統(tǒng)設計方案是可行的,基本實現(xiàn)了數(shù)字中頻收發(fā)機系統(tǒng)的設計要求。 @@ 本文中發(fā)射機系統(tǒng)是以Altera公司EP2C70F672C6為硬件平臺,接收機系統(tǒng)以Altera公司EP2S180F1020C3為硬件平臺。收發(fā)系統(tǒng)均是在Ouartus Ⅱ 8.0環(huán)境下,通過編寫Verilog HDL代碼和調用Altera IP core加以實現(xiàn)。在將設計方案落實到硬件電路實現(xiàn)之前,各種算法均使用MATLAB進行原理仿真,并在MATLAB仿真得到正確結果的基礎上,使用Quartus Ⅱ 8.0中的功能仿真工具和時序仿真工具進行了前仿真和后仿真。所有仿真結果無誤后,可下載至硬件平臺進行調試,通過Quartus Ⅱ 8.0中集成的SignalTap邏輯分析儀,可以實時觀察電路中各點信號的變化情況,并結合示波器和頻譜儀,得到硬件測試結果。 @@關鍵詞:SDR;數(shù)字收發(fā)機;FPGA;載波同步;符號同步

    標簽: FPGA 數(shù)字中頻 收發(fā)信機

    上傳時間: 2013-04-24

    上傳用戶:diaorunze

  • 基于FPGA的分布式采集系統(tǒng)時鐘同步控制技術研究與實現(xiàn).rar

    隨著電子技術的快速發(fā)展,各種電子設備對時間精度的要求日益提升。在衛(wèi)星發(fā)射、導航、導彈控制、潛艇定位、各種觀測、通信等方面,時鐘同步技術都發(fā)揮著極其重要的作用,得到了廣泛的推廣。對于分布式采集系統(tǒng)來說,中心主站需要對來自于不同采集設備的采集數(shù)據(jù)進行匯總和分析,得到各個采集點對同一事件的采集時間差異,通過對該時間差異的分析,最終做出對事件的準確判斷。如果分布式采集系統(tǒng)中的各個采集設備不具有統(tǒng)一的時鐘基準,那么得到的各個采集時間差異就不能反映出實際情況,中心主站也無法準確地對事件進行分析和判斷,甚至得出錯誤的結論。因此,時鐘同步是分布式采集系統(tǒng)正常運作的必要前提。 目前國內外時鐘同步領域常用的技術有GPS授時技術,鎖相環(huán)技術和IRIG-B 碼等。GPS授時技術雖然精度高,抗干擾性強,但是由于需要專用的GPS接收機,若單純使用GPS 授時技術做時鐘同步,就需要在每個采集點安裝接收機,成本較高。鎖相環(huán)是一種讓輸出信號在頻率和相位上與輸入?yún)⒖夹盘柾降募夹g,輸出信號的時鐘準確度和穩(wěn)定性直接依賴于輸入?yún)⒖夹盘枴RIG-B 碼是一種信息量大,適合傳輸?shù)臅r間碼,但是由于其時間精度低,不適合應用于高精度時鐘同步的系統(tǒng)。基于上述分析,本文結合這三種常用技術,提出了一種基于FPGA的分布式采集系統(tǒng)時鐘同步控制技術。該技術既保留了GPS 授時的高精確度和高穩(wěn)定性,又具備IRIG-B時間碼易傳輸和低成本的特性,為分布式采集系統(tǒng)中的時鐘同步提供了一種新的解決方案。 本文中的設計采用了Ublox公司的精確授時GPS芯片LEA-5T,通過對GPS芯片串行時間信息解碼,獲得準確的UTC時間,并實現(xiàn)了分布式采集系統(tǒng)中各個采集設備的精確時間打碼。為了能夠使整個分布式采集系統(tǒng)具有統(tǒng)一的高精度數(shù)據(jù)采集時鐘,本論文采用了數(shù)模混合的鎖相環(huán)技術,將GPS 接收芯片輸出的高精度秒信號作為參考基準,生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分,將B 碼的準時標志與GPS 秒信號同步,提高了IRIG-B 碼的時間精度。在分布式采集系統(tǒng)中,IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統(tǒng)一,節(jié)約了各點布設GPS 接收機的高昂成本。最后,通過PC104總線對時鐘同步控制卡進行了數(shù)據(jù)讀取和測試,通過實驗結果的分析,提出了改進方案。實驗表明,改進后的時鐘同步控制方案具有很高的時鐘同步精度,對時鐘同步技術有著重大的推進意義!

    標簽: FPGA 分布式 采集

    上傳時間: 2013-08-05

    上傳用戶:lz4v4

  • 基于FPGA的圖像處理平臺及3D加速引擎的設計.rar

    3D加速引擎是3D圖形加速系統(tǒng)的重要組成部分,以往在軟件平臺上對3D引擎的研究,實現(xiàn)了復雜的渲染模型和渲染算法,但這些復雜算法與模型在FPGA上綜合實現(xiàn)具有一定難度,針對FPGA的3D加速引擎設計及其平臺實現(xiàn)需要進一步研究。 本文在研究3D加速引擎結構的基礎上,實現(xiàn)了基于FPGA的圖像處理平臺,使用模塊化的思想,利用IP核技術分析設計實現(xiàn)了3D加速管道及其他模塊,并進行了仿真、驗證、實現(xiàn)。 圖像處理平臺選用Virtex-Ⅳ FPGA為核心器件,并搭載了Hynix HY5DU573222F-25、AT91FR40162S、XCF32P VO48及其他組件。 為滿足3D加速引擎的實現(xiàn)與驗證,設計搭建的圖像處理平臺還實現(xiàn)了DDR-SDRAM控制器模塊、VGA輸出模塊、總線控制器模塊、命令解釋模塊、指令寄存器模塊及控制寄存器模塊。 3D加速引擎設計包含3D加速渲染管道、視角變換管道、基元讀取、頂點FIFO、基元FIFO、寫內存等模塊。針對FPGA的特性,簡化、設計、實現(xiàn)了光照管道、紋理管道、著色管道和Alpha融合管道。 最后使用Modelsim進行了仿真測試和圖像處理平臺上的驗證,其結果表明3D加速引擎設計的大部分功能得到實現(xiàn),結果令人滿意。

    標簽: FPGA 3D加速 圖像

    上傳時間: 2013-07-30

    上傳用戶:lepoke

  • 基于FPGA的Viterbi譯碼器設計與實現(xiàn).rar

    卷積碼是廣泛應用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現(xiàn)結構比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發(fā)展,使用FPGA實現(xiàn)Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同,因此設計可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統(tǒng)的應用需求,具有很重要的現(xiàn)實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上,重點研究了Viterbi譯碼器核心組成模塊的電路實現(xiàn)算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法,節(jié)省了資源;加比選模塊使用全并行結構保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結構,大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下,用VHDL硬件描述語言編寫程序,實現(xiàn)(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎上,擴展了Viterbi譯碼器的通用性,使其能夠對不同的卷積碼譯碼。譯碼器根據(jù)不同的工作模式,可以對(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路,生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證,Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器,譯碼器運行穩(wěn)定可靠。最后,使用Simulink產生的數(shù)據(jù)對本文設計的Viterbi譯碼器的譯碼性能進行了分析,仿真結果表明,在同等條件下,本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。

    標簽: Viterbi FPGA 譯碼器

    上傳時間: 2013-06-24

    上傳用戶:myworkpost

  • 基于FPGA的軟件無線電數(shù)字接收機的研究.rar

    在現(xiàn)代電子系統(tǒng)中,數(shù)字化已經(jīng)成為發(fā)展的必然趨勢,接收機數(shù)字化是電子系統(tǒng)數(shù)字化中的一項重要內容,對數(shù)字化接收機的研究具有重要的意義。隨著數(shù)字化理論和微電子技術的迅速發(fā)展,高速的中頻數(shù)字化接收機的實現(xiàn)已經(jīng)成為可能。本文研究了一種基于FPGA的軟件無線電數(shù)字接收平臺的設計,并著重研究了其中數(shù)字中頻處理單元的設計和實現(xiàn)。FPGA器件具有設計靈活、開發(fā)周期短和開發(fā)成本低等優(yōu)點,所以廣泛應用于各種通信系統(tǒng)中。相比于傳統(tǒng)的DSP串行結構,F(xiàn)PGA能夠進行流水線性設計,對數(shù)據(jù)進行并行處理,所以FPGA在進行數(shù)據(jù)量大,要求實時處理的系統(tǒng)設計時有很大的優(yōu)勢。 本文首先首先分析了軟件無線電當前的發(fā)展趨勢及技術現(xiàn)狀,針對存在的處理速度跟不上的DSP瓶頸問題,提出了中頻軟件無線電的FPGA實現(xiàn)方案。本文以FPGA實現(xiàn)為重點,在深入分析軟件無線電相關理論的基礎上,著重研究和完成了中頻軟件無線電數(shù)字接收平臺兩大模塊的FPGA實現(xiàn):數(shù)字下變頻相關模塊和數(shù)字調制解調模塊。其中,在深入研究數(shù)字下變頻實現(xiàn)結構的基礎上,首先對數(shù)字下變頻模塊的數(shù)控振蕩器(NCO)采用了直接頻率合成技術(DDS)實現(xiàn),其頻率分辨率高,靈活,易于實現(xiàn);高效抽取濾波器組由積分梳狀濾波器(CIC),半帶濾波器(HB),F(xiàn)IR濾波器組成。對積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對內部寄存器的位寬進行改進,極大地節(jié)約了資源,提高了運行速率。對FIR濾波器和半帶濾波器采用了(DA)分布式算法,它的運行速度只與數(shù)據(jù)的寬度有關,只有加減法運算和二進制除法,既縮減了系統(tǒng)資源又大大節(jié)省了運算時間,實現(xiàn)了高效的實時處理。對數(shù)字調制解調模塊,重點研究和完成了2ASK和2FSK的調制解調的FPGA實現(xiàn),模塊有很好的通用性,能方便地移植到其它的系統(tǒng)中。在文章的最后還對整個系統(tǒng)進行了Matlab仿真,驗證了系統(tǒng)設計思想的正確性。在系統(tǒng)各個關鍵模塊的設計過程中,都是先依據(jù)一定的設計指標進行verilog編程,然后再在Quartus軟件中編譯,時序仿真測試,并與Matlab仿真結果進行對比,驗證設計的正確性。

    標簽: FPGA 軟件無線電 數(shù)字接收機

    上傳時間: 2013-05-18

    上傳用戶:450976175

  • 基于FPGA的RS255,223編解碼器的高速并行實現(xiàn).rar

    隨著信息時代的到來,用戶對數(shù)據(jù)保護和傳輸可靠性的要求也在不斷提高。由于信道衰落,信號經(jīng)信道傳輸后,到達接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS(Reed—Solomon)碼是差錯控制領域中一類重要的線性分組碼,由于它編解碼結構相對固定,性能強,不但可以糾正隨機差錯,而且對突發(fā)錯誤的糾錯能力也很強,被廣泛應用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中,以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義,而且具有相當大的經(jīng)濟價值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎理論知識,重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行,接著介紹了有限域的有關理論。基于RS碼傳統(tǒng)的單倍結構,本文提出了一種八倍并行編碼及九倍并行解碼方案,并用Verilog HDL語言實現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進行八倍并行擴展,譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現(xiàn)的脈動關鍵方程求解結構,其他模塊均采用九倍并行實現(xiàn)。由于進行了超前運算、流水線及并行處理,使編解碼的數(shù)據(jù)吞吐量大為提高,同時延時更小。 本論文設計了C++仿真平臺,并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經(jīng)過modelsim仿真驗證,并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態(tài)時序分析,綜合軟件為QUATURSⅡ V8.0。驗證及測試表明,本設計在滿足編解碼基本功能的基礎上,能夠實現(xiàn)數(shù)據(jù)的高吞吐量和低延時傳輸,達到性能指標要求。本論文在基于FPGA的RS(255,223)編解碼器的高速并行實現(xiàn)方面的研究成果,具有通用性、可移植性,有一定的理論及經(jīng)濟價值。

    標簽: FPGA 255 223

    上傳時間: 2013-04-24

    上傳用戶:思琦琦

  • 基于FPGA的無線傳感器網(wǎng)絡MAC層控制器的設計與實現(xiàn).rar

    無線傳感器網(wǎng)絡(Wireless Sensor Networks,WSN)是由大量傳感器節(jié)點組成,這些節(jié)點部署在監(jiān)測區(qū)域內通過無線通信方式,形成的一個多跳自組織的網(wǎng)絡。整個網(wǎng)絡的作用是協(xié)作地感知、采集和處理網(wǎng)絡覆蓋區(qū)域中監(jiān)測對象的信息,并發(fā)送給觀察者,可廣泛應用于環(huán)境監(jiān)測、醫(yī)療護理、軍事、商業(yè)等多個領域。 媒體訪問控制(Medium Access Control,MAC)協(xié)議處于無線傳感器網(wǎng)絡協(xié)議的物理層和路由層之間,用于在傳感器節(jié)點間公平有效地共享通信媒介,對傳感器網(wǎng)絡的性能有較大影響。與傳統(tǒng)無線網(wǎng)絡不同,提高能量效率和可擴展性是無線傳感器網(wǎng)絡MAC協(xié)議設計的主要目標。 本文主要闡述基于FPGA對IEEE802.15.4 MAC層功能的實現(xiàn)。首先介紹了無線傳感器網(wǎng)絡的體系結構、MAC協(xié)議的設計要求以及已有的MAC層協(xié)議,討論了無線傳感器網(wǎng)絡MAC層的主要要求和功能。然后詳細介紹和分析了IEEE802.15.4的MAC協(xié)議,并在此基礎上,通過NS2平臺對MAC層協(xié)議進行了仿真,研究不同網(wǎng)絡負荷下信道訪問機制的各個參數(shù)對吞吐量,丟包率,傳輸延時的影響,分析了隱蔽站問題、確認幀機制。 本文對MAC層中的主要功能,諸如數(shù)據(jù)收發(fā)、幀處理、信道接入方式以及幀檢驗等提出了基于FPGA的硬件解決方法。設計選用硬件描述語言VerilogHDL,在QuartusⅡ中完成模塊的綜合和布局布線,在QuartusⅡ和Modelsim中進行時序仿真驗證,最終下載到自主設計Altera公司的Cyclone開發(fā)板中。 對設計的驗證采取的是由里及外的方式,先對系統(tǒng)主模塊的功能進行驗證,然后下載到與CC2430開發(fā)板相連接的FPGA中對設計進行驗證測試。驗證流程是功能仿真、時序仿真和板級調試,最終通過測試,驗證了該設計的功能。測試結果表明,該模塊能滿足無線傳感器網(wǎng)絡低速率應用環(huán)境的需要,具有優(yōu)良的擴展性能,達到了預期的設計目標。

    標簽: FPGA MAC 無線傳感器網(wǎng)絡

    上傳時間: 2013-06-14

    上傳用戶:竺羽翎2222

  • 基于FPGA的固態(tài)硬盤控制器設計.rar

    近年來,大容量數(shù)據(jù)存儲設備主要是機械硬盤,機械硬盤采用機械馬達和磁片作為載體,存在抗震性能低、高功耗和速度提升難度大等缺點。固態(tài)硬盤是以半導體作為存儲介質及控制載體,無機械裝置,具有抗震、寬溫、無噪、可靠和節(jié)能等特點,是目前存儲領域所存在問題的解決方案之一。本文針對這一問題,設計基于FPGA的固態(tài)硬盤控制器,實現(xiàn)數(shù)據(jù)的固態(tài)存儲。 文章首先介紹硬盤技術的發(fā)展,分析固態(tài)硬盤的技術現(xiàn)狀和發(fā)展趨勢,闡述課題研究意義,并概述了本文研究的主要內容及所做的工作。然后從分析固態(tài)硬盤控制器的關鍵技術入手,研究了SATA接口協(xié)議和NANDFLASH芯片特性。整體設計采用SOPC架構,所有功能由單片F(xiàn)PGA完成。移植MicroBlaze嵌入式處理器軟核作為主控制器,利用Verilog HDL語言描述IP核形式設計SATA控制器核和NAND FLASH控制器核。SATA控制器核作為高速串行傳輸接口,實現(xiàn)SATA1.0協(xié)議,根據(jù)協(xié)議劃分四層模型,通過狀態(tài)機和邏輯電路實現(xiàn)協(xié)議功能。NAND FLASH控制器核管理NANDFLASH芯片陣列,將NAND FLASH接口轉換成通用的SRAM接口,提高訪問效率。控制器完成NAND FLASH存儲管理和糾錯算法,實現(xiàn)數(shù)據(jù)的存儲和讀取。最后完成固態(tài)硬盤控制器的模塊測試和整體測試,介紹了測試方法、測試工具和測試流程,給出測試數(shù)據(jù)和結果分析,得出了驗證結論。 本文設計的固態(tài)硬盤控制器,具有結構簡單和穩(wěn)定性高的特點,易于升級和二次開發(fā),是實現(xiàn)固態(tài)硬盤和固態(tài)存儲系統(tǒng)的關鍵技術。

    標簽: FPGA 固態(tài)硬盤 制器設計

    上傳時間: 2013-05-28

    上傳用戶:sssnaxie

  • 基于FPGA的可調參數(shù)FIR濾波系統(tǒng).rar

    現(xiàn)代電子系統(tǒng)中,F(xiàn)IR數(shù)字濾波器作為數(shù)字信號處理技術的重要組成部分,以其良好的線性特性在許多領域內被廣泛的應用。在工程實踐中,往往要求信號處理具有實時性和靈活性,而已有的一些軟件和硬件實現(xiàn)方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術的發(fā)展,越來越多的人開始應用FPGA實現(xiàn)FIR濾波器,既保證了信號處理的實時性,又可兼顧靈活性的要求。但是普遍存在的問題是不能根據(jù)被濾波信號特點動態(tài)調整濾波器的濾波系數(shù),只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結合起來,設計了一個基于FPGA的可調參數(shù)FIR濾波系統(tǒng)。此系統(tǒng)由計算機根據(jù)各種濾波器指標計算出濾波參數(shù),通過USB2.0對FPGA芯片內部的FIR多階濾波器進行參數(shù)配置,實現(xiàn)數(shù)字濾波器參數(shù)可調;配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算,濾波后的數(shù)據(jù)經(jīng)過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統(tǒng)中采用有限狀態(tài)機對FPGA參數(shù)配置模式和濾波模式進行切換,保證了系統(tǒng)的有序運行。 本文通過性能測試和應用實例對系統(tǒng)進行驗證。實驗證明:該基于FPGA的可調參數(shù)FIR濾波系統(tǒng)參數(shù)配置方便,可以根據(jù)實際需要動態(tài)調整濾波參數(shù),并且濾波效果良好,可有效濾除噪聲信號。

    標簽: FPGA FIR 參數(shù)

    上傳時間: 2013-07-26

    上傳用戶:KSLYZ

主站蜘蛛池模板: 丰顺县| 格尔木市| 贵溪市| 嘉义市| 曲阳县| 武山县| 贡山| 简阳市| 武城县| 涿鹿县| 左权县| 六安市| 蒙城县| 台南县| 丹棱县| 东乌| 鞍山市| 绥滨县| 赤峰市| 绥化市| 蓝田县| 张家口市| 沙田区| 江口县| 长顺县| 西乌| 镶黄旗| 临沧市| 海阳市| 夹江县| 房产| 磴口县| 金塔县| 乌兰察布市| 武山县| 祁东县| 舟山市| 古交市| 湘阴县| 屏东县| 濉溪县|