本文介紹了一種采用單片F(xiàn)PGA 芯片進(jìn)行出租車(chē)計(jì)費(fèi)器的設(shè)計(jì)方法，主要闡述如何使用新興的EDA 器件取代傳統(tǒng)的電子設(shè)計(jì)方法，利用FPGA 的可編程性，簡(jiǎn)潔而又多變的設(shè)計(jì)方法，縮短了研發(fā)周期，同時(shí)使出租車(chē)計(jì)費(fèi)器體積更小功能更強(qiáng)大。本設(shè)計(jì)不僅實(shí)現(xiàn)了出租車(chē)計(jì)費(fèi)器所需的一些基本功能，同時(shí)考慮到出租車(chē)行業(yè)的一些特殊性，更注重了把一些新的思路加入到設(shè)計(jì)中。主要包括采用了FPGA 芯片，使用VHDL 語(yǔ)言進(jìn)行編程，使其具有了更強(qiáng)的移植性，更加利于產(chǎn)品升級(jí)；利用LCD 液晶顯示取代了傳統(tǒng)的LED顯示，使其在顯示時(shí)更靈活多變，可以按需要改變顯示內(nèi)容而不拘泥于硬件； 靈活的計(jì)價(jià)標(biāo)準(zhǔn)設(shè)定使得油價(jià)波動(dòng)等成本因數(shù)和出租車(chē)價(jià)格聯(lián)動(dòng)成為可能； 同時(shí)也增加了統(tǒng)計(jì)功能、密碼設(shè)定、超速警報(bào)、路橋費(fèi)等新的功能使得本設(shè)計(jì)更加具有實(shí)用價(jià)值。
標(biāo)簽： FPGA 出租車(chē)計(jì)費(fèi)器
上傳時(shí)間： 2013-08-02
上傳用戶(hù)：sardinescn
這篇論文以數(shù)字電視條件接收系統(tǒng)為研究對(duì)象，系統(tǒng)硬件設(shè)計(jì)以DSP和FPGA為實(shí)現(xiàn)平臺(tái)，采用以DSP實(shí)現(xiàn)其加密算法、以FPGA實(shí)現(xiàn)其外圍電路，對(duì)數(shù)字電視條件接收系統(tǒng)進(jìn)行設(shè)計(jì)。首先根據(jù)數(shù)字電視條件接收系統(tǒng)的原理及其軟硬分離的發(fā)展趨勢(shì)，提出采用 DSP+FPGA結(jié)構(gòu)的設(shè)計(jì)方式，將ECC與AES加密算法應(yīng)用于SK與CW的加密；根據(jù)其原理對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)，同時(shí)對(duì)系統(tǒng)各部分的硬件原理圖進(jìn)行詳細(xì)設(shè)計(jì)，并進(jìn)行 PCB設(shè)計(jì)。其次采用從上而下的設(shè)計(jì)方式，對(duì)FPGA實(shí)現(xiàn)的邏輯功能劃分為各個(gè)功能模塊，然后再對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)、仿真。采用Quartus Ⅱ7.2軟件對(duì)FPGA實(shí)現(xiàn)的邏輯功能進(jìn)行設(shè)計(jì)、仿真。仿真結(jié)果表明：基于通用加擾算法(CSA)的加擾器模塊，滿(mǎn)足TS流加擾要求；塊加密模塊的最高時(shí)鐘頻率達(dá)到229.89MHz，流加密模塊的最高時(shí)鐘頻率達(dá)到331.27MHz，對(duì)于實(shí)際的碼流來(lái)說(shuō)，具有比較大的時(shí)序裕量；DSP接口模塊滿(mǎn)足 ADSP BF-535的讀寫(xiě)時(shí)序；包處理模塊實(shí)現(xiàn)對(duì)加密后數(shù)據(jù)的包處理。最后對(duì)條件接收系統(tǒng)中加密算法程序采用結(jié)構(gòu)化、模塊化的編程方式進(jìn)行設(shè)計(jì)。 ECC設(shè)計(jì)時(shí)采用C語(yǔ)言與匯編語(yǔ)言混合編程，充分利用兩種編程語(yǔ)言的優(yōu)勢(shì)。將ECC 與AES加密算法在VisualDSP++3.0開(kāi)發(fā)環(huán)境下進(jìn)行驗(yàn)證，并下載至ADSP BF-535評(píng)估板上運(yùn)行。輸出結(jié)果表明：有限域運(yùn)算匯編語(yǔ)言編程的實(shí)現(xiàn)方式，其運(yùn)行速度明顯提高， 192位加法提高380個(gè)時(shí)鐘周期，32位乘法提高92個(gè)時(shí)鐘周期；ECC與AES達(dá)到加密要求。上述工作對(duì)數(shù)字電視條件接收系統(tǒng)的設(shè)計(jì)具有實(shí)際的應(yīng)用價(jià)值。關(guān)鍵詞：條件接收，DSP，F(xiàn)PGA，ECC，AEs
標(biāo)簽： DSPFPGA 數(shù)字電視 條件接收系統(tǒng)
上傳時(shí)間： 2013-07-03
上傳用戶(hù)：www240697738
本文介紹了一種非接觸式IC卡節(jié)水控制器的設(shè)計(jì)方案，首先給出了基于AT89C51單片機(jī)的水控器的總體設(shè)計(jì)方案，接著對(duì)基于MFRC500芯片的射頻讀寫(xiě)模塊進(jìn)行了較詳細(xì)的設(shè)計(jì)，然后給出了系統(tǒng)的軟件設(shè)計(jì)流程，最后對(duì)讀寫(xiě)器與IC卡通訊的流程進(jìn)行了說(shuō)明。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：Ten_Gallon_Head
基于FPGA和USB 2.0的視頻圖像采集系統(tǒng)的設(shè)計(jì)
上傳時(shí)間： 2013-06-09
上傳用戶(hù)：csgcd001
·期刊論文：基于8051單片機(jī)語(yǔ)音控制系統(tǒng)的實(shí)現(xiàn)
標(biāo)簽： 8051 論文 單片機(jī) 語(yǔ)音控制系統(tǒng)
上傳時(shí)間： 2013-05-28
上傳用戶(hù)：13188549192
·期刊論文：基于Sobel算子數(shù)字圖像的邊緣檢測(cè)
標(biāo)簽： Sobel 論文 數(shù)字圖像 邊緣檢測(cè)
上傳時(shí)間： 2013-06-22
上傳用戶(hù)：wangdean1101
·基于積分分離PID控制算法的神經(jīng)元控制器
上傳時(shí)間： 2013-05-20
上傳用戶(hù)：wkchong
·ARM的MP3解碼源程序-ARM MP3 decoding source program 文件列表: ARMMP3 ......\BIOS.MCP ......\BIOS_Data ......\.........\CWSettingsWindows.stg ......\INC ......\...\BIOS.H
上傳時(shí)間： 2013-07-07
上傳用戶(hù)：461449632
·詳細(xì)說(shuō)明：支持SD卡的MP3電路圖,powerpcb4.0格式.使用AVR單片機(jī)- Supports SD the card the MP3 circuit diagram, the powerpcb4.0 form Uses the AVR monolithic integrated circuit
上傳時(shí)間： 2013-06-05
上傳用戶(hù)：zhaoq123
·卷積編碼及基于DSP的Viterbi譯碼器設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：Jason1990
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
